Патюков С.И.

 1. СПОСОБ ИЗГОТОВЛЕНИЯ ТОНКОСЛОЙНЫХ ПОЛУПРОВОДНИКОВЫХ ПРИБОРОВ С БОКОВОЙ ДИЭЛЕКТРИЧЕСКОЙ ИЗОЛЯЦИЕЙ, включающий операции термического окисления, создания боковой диэлектрической изоляции, нанесения диэлектрического слоя, селективного травления диэлектрического слоя, вскрытия окон в диэлектрических слоях, легирования пассивной и активной базовой и эмиттерной областей, металлизацию, отличающ...

 СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРАЛЬНЫХ СХЕМ С БОКОВОЙ ДИЭЛЕКТРИЧЕСКОЙ ИЗОЛЯЦИЕЙ, включающий операции формирования сплошного скрытого слоя, наращивания эпитакисального слоя, формирования окисла кремния, фотолитографии, травления, формирования диэлектрической изоляции, диффузии и металлизации, отличающийся тем, что, с целью повышения степени интеграции и процента выхода годных интегральных схем,...

 СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВЫХ ПРИБОРОВ С ПРИСТЕНОЧНЫМИ p-n-ПЕРЕХОДАМИ, включающий формирование боковой диэлектрической изоляции, глубокого коллектора, нанесение диэлектрических слоев, вскрытие окон в диэлектрических слоях, осаждение пленки поликристаллического кремния, легирование пассивных, активных базовых и эмиттерных областей и металлизацию, отличающийся тем, что, с целью увел...

 СТРУКТУРА ИНТЕГРАЛЬНОЙ СХЕМЫ С КОМБИНИРОВАННОЙ ИЗОЛЯЦИЕЙ ЭЛЕМЕНТОВ, содержащая сформированные в кремниевой подложке области с эпитаксиальным и скрытым слоями, боковая изоляция которых выполнена в виде слоев диэлектрика, пересекающих эпитаксиальный и скрытый слои и часть подложки, а изоляция донных участков скрытого слоя с подложкой - в виде p - n-перехода, отличающаяся тем, что, с целью п...

 1. СПОСОБ ИЗГОТОВЛЕНИЯ БИПОЛЯРНЫХ ИНТЕГРАЛЬНЫХ ТРАНЗИСТОРОВ, включающий формирование в полупроводниковой подложке первого типа проводимости скрытого слоя второго типа проводимости, формирование эпитаксиального слоя второго типа проводимости, формирование боковой диэлектрической изоляции, нанесение поликремния, маскирование нитридом кремния области эмиттера, формирование пассивной базы ион...

 1. Способ формирования диффузионных областей и контактов к ним, включающий нанесение диэлектрической пленки на кремниевую подложку, осаждение первого слоя поликремния, вскрытие окон в поликремнии и диэлектрике, осаждение второго слоя поликремния, термообработку, формирование поликремниевой разводки и металлизации, отличающийся тем, что, с целью увеличения плотности компоновки диффузионных...

 1. СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВЫХ ПРИБОРОВ С ПРИСТЕНОЧНЫМИ p-n-ПЕРЕХОДАМИ, включающий формирование боковой диэлектрической изоляции, глубокого коллектора окисления меза-областей, создания активной и пассивной базовой областей, осаждение нитрида кремния, вскрытие контактных окон в диэлектрических слоях, осаждение пленки поликристаллического кремния, ионное легирование донорной приме...

 1. СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРАЛЬНЫХ СХЕМ, включающий формирование n+ скрытых слоев, наращивание эпитаксиальной пленки, создание противоканальных p+-областей, диэлектрической изоляции, формирование активных областей структур в эпитаксиальной пленке, осаждение пленки поликристаллического кремния для изготовления резисторов, ее легирование, формирование резистивных областей, формирование диэ...

 1. СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВЫХ ПРИБОРОВ С ПРИСТЕНОЧНЫМИ P-N-ПЕРЕХОДАМИ, включающий формирование боковой диэлектрической изоляции, формирование глубокого коллектора, окисление меза-областей, создание базовой области, осаждение нитрида кремния, вскрытие окон в диэлектрических слоях к коллектору, активной и пассивной части базовой области, осаждение пленки поликристаллического крем...

 Изобретение относится к нанесению слоев при пониженном давлении и может быть использовано в микроэлектронике при осаждении полупроводниковых, диэлектрических и проводящих слоев. Уменьшает дефектность и разброс толщины осаждаемых слоев. Устройство включает горизонтальный кварцевый реактор. Реактор выполнен в виде трубы с отверстиями. Отверстия равномерно расположены на ее стенках и выполне...

 Изобретение относится к микроэлектронике, а именно к способам изготовления интегральных схем высокой степени интеграции. Целью изобретения является повышение плотности компоновки элементов интегральных схем за счет уменьшения межэлектродных расстояний и уменьшения числа фотолитографических операций за счет последовательного травления второго слоя поликристаллического кремния и диэлектриче...

 Изобретение относится к области технологии микроэлектроники и может быть использовано при изготовлении МОП-транзисторов сверхбольших интегральных схем. Цель - увеличение плотности компоновки МОП-транзисторов и уменьшение количества фотолитографических операций за счет формирования электродов к области истока, стока и затворной области анизотропным травлением. В кремниевой подложке формиру...