ЮДИЧЕВ ИВАН АЛЕКСЕЕВИЧ

  МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ПРИОРИТЕТА, содержащее М узлов приоритета ( от числа запросов), каждый из кото ых содержит триггер, отличающееся тем, что, с целью повышения быстродействия, каждый узел приоритета дополнительно содержит четыре элемента И-НЕ и два элемента НЕ, причем выходы первого и второго элементов И-НЕ соединены соответственно с 5-иК -входами триггера, прямой и инверс...

  УСТРОЙСТВО ДЛЯ СДВИГА, содержащее матрицу сдвига из элементов И размерностью h- И,(где h разрядность данных, группу элементов НЕ, группу дешифраторов, причем вход кода сдвига устройства соединен с информационными входами дешифраторов группы, первые входы элементов И каждого столба матрицы сдвига объединены, инверсные выходы элементов И калсдой строки матрицы сдвига объединены и п...

  СОНЗЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК (19) (11) ора каждой строки соединен с третьим информационным входом 6 +2)-го коммутатора той же строки, =1."(п-1), где =1..,п-1, первый информационный вход и -го коммутатора соединен с вторым информационным входом (и+2)-го коммутатора, первый выход дешифратора каждой строки соединен с первыми управляющими входами коммутаторов с пе...

  Изобретение относится к вычислительной технике и предназначено для организации, обмена информацией между ЭВМ и периферийными устройствами. Цель изобретения - повышение быстродействия . Устройство приоритета включает регистр запросов, элемент И и К блоков вьщеления приоритетов, содержащий дешифратор и формирователь приоритетного запроса, которьй имеет элемент НЕ и группу элементов...

  Изобретение относится к области вычислительной техники и может быть использовано при разработке быстродействующих устройств для умножения, удобных для изготовления в составе больших интегральных схем. Целью изобретения является.повьшение быстродействия . Устройство содерзшт регистр множимого, регистр множителя, два коммутатора, блок перемножения групп разрядов сомножителей, три р...

  Изобретение относится к вычислительной технике и предназначено для использования в многомашинных и многопроцессорных вычислительных системах. Цель изобретения - повышение скорости обмена информацией за счет возможности обслуживания запросов от двух магистралей в одном цикле. Устройство содержит блок 1 памяти, регистры адреса 2, 3, коммутаторы 4, 5, дешифраторы 6, 7, группы элемент...