PatentDB.ru — поиск по патентным документам

АГАЯН СОС СУРЕНОВИЧ

Изобретатель АГАЯН СОС СУРЕНОВИЧ является автором следующих патентов:

Устройство для ортогонального преобразования цифровых сигналов по уолшу-адамару

Устройство для ортогонального преобразования цифровых сигналов по уолшу-адамару

  1. УСТРОЙСТВО ДЛЯ ОРТОГОНАЛЬНОГО ПРЕОБРАЗОВАНИЯ ЦИФРОВЫХ СИГНАЛОВ ПО УОЛШУ АДАМАРУ, содержащее последовательно соединенные блоки преобразования по Уолшу-Адамару по основанию два и блок управления, причем информационный вход первого блока преобразования по Уолшу-Адамару по основанию два является входом устройства, выходы первой группы блока управления подключены к управляюц№1м вхо...

1098005

Устройство для ортогонального преобразования цифровых сигналов по функциям хаара

Устройство для ортогонального преобразования цифровых сигналов по функциям хаара

  1. УСТРОЙСТВО ДЛЯ ОРТОГОНАЛЬНОГО ПРЕОБРАЗОВАНИЯ ЦИФРОВЫХ СИГНАЛОВ ПО ФУНКЦШМ ХААРА, содержащее П вычислительных блоков, блок синхронизации , первую и вторую группы регистров сдвига, отличающее-с я тем, что, с целью упрощения устройства и расширения области его применения за счет обработки входных последовательностей длиной N К(где 1с, И - любые натуральные числа) отсчетов , оно с...

1116435

Процессор для преобразования цифровых сигналов по хааро- подобным базисам

Процессор для преобразования цифровых сигналов по хааро- подобным базисам

  1. ПРОЦЕССОР ДЛЯ ПРЕОБРАЗОВАНИЯ ЦИФРОВЫХ СИГНАЛОВ ПО ХААРОПОДОБНЫМ БАЗИСАМ, содержащий п вычислительных блоков, блок синхронизации , первую и вторую группы регистров сдвига и П переключателей, отличающийся тем, что, с целью повышения точности и расширения области применения путем обработки входных последовательностей длиной N k,.|c2. .. ц ( - любые натуральные числа, д- 1,и) отсч...

1168966

Устройство для реализации быстрого преобразования хаара

Устройство для реализации быстрого преобразования хаара

  УСТРОЙСТВО ДЛЯ РЕАЛИЗАЦИИ БЫСТРОГО ПРЕОБРАЗОВАНИЯ ХААРА, содержащее синхронизатор, последовательно соединенные первый и второй элементы задержки,первый,второй и третий блоки сдвиговых регистров, первый и второй сумматоры-вычитатели, причем вход первого элемента задержки является информационным входом устройства , отличающееся тем, что, с целью упрощения устройства , оно содержит...

1187176

Параллельный процессор хаара

Параллельный процессор хаара

  Изобретение относится к вычислительной технике и может быть использовано в системах цифровой обработки сигналов для построения устройств цифровой фильтрации, сжатия изображения и выделения признаков, основанных на параллельном алгоритме преобразования Хаара. Цель изобретения - повышение быстродействия. Для этого процессор содержит две группы коммутаторов, N групп сумматоров - вычи...

1667103