СИБАТА Кеиго (JP)
Изобретатель СИБАТА Кеиго (JP) является автором следующих патентов:

Схема подавления повышения напряжения и панельный телевизионный приемник
В состав схемы включены полупроводниковый стабилитрон (D2) с наличием катода, соединенного на выходную линию напряжения, делительные резисторы с наличием одного вывода, соединенного с анодом полупроводникового стабилитрона (D2), и наличием заземленного другого вывода, транзистор (Q1), имеющий базу, соединенную с соединительной точкой между резисторами делителя через резистор, и имеющий заземленны...
2407212