Устройство для формирования управляющей информации при обработке данных сейсмических колебаний

Устройство для формирования управляющей информации при обработке данных сейсмических колебаний

Иллюстрации

Показать все

Реферат

 

Союз Советскнх

Соцнапнстнческнх

Респубпнк

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (и 10ОО766 (61) Дополнительное к авт, свид-ву (22) Заявлено 02. 07. 81 (21) 3336812/18-24 з

G 06 F 15/20

G 01 Ч 1/28 с присоединением заявки ¹ (23) Приоритет

Государственный комитет

СССР по делам изобретении и открытий

Опубликовано 28.02,83.Бюллетень ¹ 8

f $3} УДК 681 . 325 22 (088.8) Дата опубликования описания 28.02.83

j3

Н.В. Черкасский, P.o. Антонов, Ю.В. ндратюк.,:, .

В.И. Песков и Л.С. Попель /

i 7, -:Л.",-,..

Я. /

Ф " > . 7 .. /

Львовский ордена Ленина политехническ ститут= им. Ленинского комсомола / (72) Авторы изобретения (71) Заявитель (54 ) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ УПРАВЛЯНЗЩЕЙ

ИНФОРМАЦИИ ПРИ ОБРАБОТКЕ ДАННЫХ

СЕЙСМИЧЕСКИХ КОЛЕБАНИЙ

Изобретение относится к вычислительной технике и может быть использовано при обработке сейсмических данных.

Известно устройство, содержащее блок оперативной памяти, регистр обмена, блок формирования адресов, регистр команд, процессор, блок центрального управления, три сдвиговых ре. гистра, блок умножения, кольцевой сдвиговый регистр, сумматор, дешифратор кода групповой операции, триггер режима, коммутатор, распределитель импульсов, блоки местного управления и блоки управления групповыми операциями Р13.

Однако данное устройство обладает недостаточной производительнос- . тью при обработке больших массивов информации.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее входной регистр, три блока регистров магазинного типа, соединенные последовательно перемножитель, промежуточный регистр, сумматор„ четвертый блок регистров магазинного типа, масштабную маску, выходной регистр данных, а такке адресное устройство, которое включает регистр-счетчик нач аль ных значений первого адреса, регистрсчетчик начальных значений второго . адреса, регистр-счетчик третьего адреса, регистр числа операций в цикле, регистр-счетчик циклов, регистр кода операции, счетчик текущего значения первого адреса, счетчик текущего значения второго адреса, схему сравнения выходной регистр адреса, схему распределителя наращивания адресов, счетчик числа операций в цикле и блок управления (2 ).

Устройство предназначено для выполнения массовых процедур цифровой обработки и анализа геофизической информации на базе универсальных электронных вычислительных машин (ЭВМ). В памяти ЭВМ хранятся команд ные слова (макрокоманды) и массивы обрабатываемой информации. Макрокоманды включают в себя . начальный адрес первого и начальный адрес второго массивов †. первая макрокоманда, начальный адрес второго массива и значение числа циклов — вторая макрокоманда; значение количества операций одного цикла и значение характеристик

)000766 командного слова (код операции, признак маскирования, точность вычиспе ний) — третья макрокоманда.

Для выполнения устройством каждой процедуры обработки информации необходимо задать эти три макрокоманды, которые считываются с оперативного запоминающего устройства (ОЗУ) ЭВМ и записываются в регистрысчетчики начальных адресов и регистры циклов и характеристик командного"слова.

Макрокоманды хранятся в ячейках

ОЗУ таким образом, что первая макрокоманда хранится в ячейке с номером

О, вторая — в ячейке с номером 1, третья — в ячейке с номером 2 и т.д., адреса которых закодированы в двоичHQM коде. Такая же последовательность считывания макрокоманд из ОЗУ.

При обработке информации по списку20 процедур, в котором может быть несколько сотен процедур (в том числе чередующихся процедур и групп про цедур с одинаковыми начальными условиями), в ОЗУ ЭВМ необходимо отво- 25 дить для макрокоманд такого списка значительную область памяти (1K и более ячеек). Это ограничивает объем памяти, в который заносятся массивы обрабатываемой информации, требует 30 более частой перезаписи массивов, а для записи новых исходных массивов в

ОЗУ необходимо обращение к накопителям на магнитном барабане (НМБ), накопителям на магнитной ленте (HMJI) З5 и накопителям на дисках (НМД), что существенно замедляет процесс обработки данных и вызывает простои ЭВМ (по обработке).

Для каждой последующей процедуры обработки независимо от того, была ли в списке такая процедура или группа процедур ранее, необходимо записывать и хранить в ОЗУ три макрокоманды.

Таким образом, в процессе обработки данных на известном устройстве совместно с ЭВМ нерационально используется память ЭВМ, что приводит к значительным затратам машинного времени и времени программис- 50 та для расписывания столь больших объемов командной информации, а также для частого переэаписывания обрабатываемой информации (вследствие ограничения объемов памяти под 55 исходные массивы).

Цель изобретЕния — повышение производительности.

Поставленная цель достигается тем, что в устройство, содержащее регистр 60 ввода, вход которого является входом устройства, а выход подключен к первым входам первого и второго блоков регистров, первого, второго и третьего счетчиков адреса, счетчи- 65 ка циклов и к входам регистра кола операции и регистра числа операций, выход которого подключен к первому входу первой схемы сравнения и к вторым входам первого и второго счетчиков адреса, третьи входы которых, первые входы первого и второго счет- чиков текущего адреса, вторые входы третьего счетчика адреса и счетчиков циклов, вход счетчика числа операций соединены с выходом коммутатора сигналов, выход счетчика числа операций соединен с вторым входом первой схемы сравнения, выходы первого и второго счетчиков адреса соединены соответственно с вторыми входами первого и второго счетчиков текущего адреса, выходы которых и выход третьего счетчика адреса подключены соответственно к первому, второму и третьему входам регистра адреса, выход которого является адресным выходом устройства, выход первого блока регистров соединен со своим вторым входом, с информационным входом третьего блока регистров и с первым входом сумматора, выход второго блока регистров соединен со своим вторым входом и с первым входом блока умножения, второй вход которого соединен с выходом третьего блока регистров, выход блока умножения через буферный регистр соединен с вторым входом сумматора, выход кото рого подключен к информационному входу четвертого блока регистров, выход которого соединен с третьим входом сумматора и с информационным входом узла памяти, выход которого соединен с входом регистра вывода, выход которого является информационным выходом устройства, первый, второй и третий входы блока управления соединены соответственно с первым выходом регистра кода операции и с выходами первой схемы сравнения и счетчика циклов, управляющие входы второго блока регистров, третьего блока регистров, блока умножения, сумматора, четвертого блока регистров, узла памяти и коммутатора сигналов соединены соответственно с первого по седьмой выходами блока управления, введены два счетчика команд, счетчик команд перехода, вторая схема сравнения, элементы И, ИЛИ, И-HE и регистр количества команд, первый вход которого соединен с выходом третьего счетчика адреса второй вход регистра количества команд, входы первого счетчика команд и счетчика команд перехода, первый вход второго счетчика команд соединены с выходом коммутатора сигналов, второй вход второго счетчика команд соединен с выходом первого счетчика адреса, выходы первого и второго счетчиков команд соединены

1000766 соответственно с первым и вторым входами элемента ИЛИ, третий. и четвертый входы которого соединены соответственно с выходами элемента

И-НЕ и элемента И, выход элемента ИЛИ подключен к четвертому входу ре- 5 гистра адреса, входы второй схемы сравнения подключены соответственно к выходам счетчика команд перехода и регистра количества команд, выход второй схемы сравнения ñîå- 10 динен с первыми входами элементов

И-НЕ и элемента И, вторые входы которых подключены к второму выходу регистра кода операции.

Кроме того, блок управления 15 содержит генератор тактовых импульсов, два распределителя импульсов, элементы И, ИЛИ, два триггера и дешифратор кода операции, вход которого является первым входом блока, а выходы соединены соответствен но с первыми входами с первого по восьмой элементов И, выходы которых подключены соответственно к входам элементов ИЛИ с первого по шестой, выходы которых являются соответственно с первого по шестой выходами блока, входы седьмого элемента

ИЛИ соединены соответственно с выходами дешифратора кода операции, выход седьмого элемента ИЛИ соединен с входом первого триггера, вход второго триггера является третьим входом блока, входы девятого элемента И соединены соответственно с выходами первого триггера, генератора тактовых импульсов и второго-.триггера, выход девятого элемента И подключен.к к входам первого и второго распределителей импульсов, выходы первого из которых подключены соответственно к 40 вторым входам первого, второго, пятого, шестого, седьмого и восьмого эле- ментов И, выходы второго распределителя импульсов подключены соответственно к вторым входам третьего и 45 четвертого элементов И и к третьим входам первого, пятого, шестого и восьмого элементов И, четвертый вход восьмого элемента И является вторым входом блока. 50

На фиг. 1 представлена функциональная схема предлагаемого устройства на фиг. 2 — схема блока управления, на фиг. 3 — скема коммутатора адресных сигналов °

Устройство содержит регистр 1 ввода, блоки 2-4 регистров, блок 5 умножения, буферный регистр 6, сумматор 7, блок 8 регистров, узел 9 памяти, регистр 10 вывода, счетчики 11 — 13 адреса, регистр 14 числа операций, счетчик 15 циклов, рег; стр

16 кода операции, счетчики 17 и 18 текущего адреса, схема 19 сравнения, регистр 20 адреса, коммутатор 21 сигналов, счетчик 22 числа операций, блок 23 управления, счетчик 24 команд, счетчик 25 команд перехода, счетчик 26 команд, схему 27 сравнения элемент И 28, элемент ИЛИ 29, элемент H-НЕ 30, регистр 31 количества команд, генератор 32 тактовых импульсов, дешифратор ЗЗ кода операций, элемент ИЛИ 34, триггер 35, элемент И 36, триггер 37, распределители 38 и 39 импульсов, элементы И 40, элементы ИЛИ 41, распределители 42 и 43 импульсов, элементы И

44 и элементы ИЛИ 45.

Устройство работает следующим образом.

Через регистр 1 из оперативного запоминающего устройства (ОЗУ) ЭВМ на вход счетчиков 11-15 поступает управляющая информация. Размещение этой информации и функциональное назначение отдельных регистров при выполнении процедуры перехода приведено в таблице.

При наличии в регистре 16 кода операции признака перехода независимо от кода операции выполняется процедура перехода. Начальный адрес перехода перезаписывается со счетчика 11 адреса в счетчик 26 команд.

Код, определяющий длину массива перехода, перезаписывается со счет:,чика 13 адреса в регистр 31 количества команд. Поскольку в исходном состоянии счетчик 25 команд перехода обнулен, то схема 27 сравнения выдает сигнал несравнения, поступающий на входы элемента И 28 и элемента И-HE 30. На вторые входы элементов 28 и 30 поступает признак перехода с выхода регистра 16. На выходе элемента 28 вырабатывается разрешающий сигнал, поступающий на вход элемента ИЛИ 29. Этот сигнал разрешает прохождение через элемент

ИЛИ 29 кода начального адреса перехода со счетчика 26 команд на вход регистра 20 адреса. По этому адресу осуществляется выбор из первой макрокоманды, которая через регистр 1 поступает на вход счетчиков 11 и 13.

1000766

Процедура перехода

Назначение

Счетчик

13

15

24

Счетчик команд

Начальный адрес 1-ro массива

Начальный адрес 2-го массива

Начальный адрес 3-го массива

Количество операций одного цикла

Счетчик числа циклов

Характеристика командного слова

Счетчик команд перехода

26 Счетчик команд

Количество команд в процессе перехода

Далее посредством коммутатора 21 добавляется единица в счетчик 26 команд и в счетчик 25 команд перехода. Эта операция повторяется, как минимум, трижды, поскольку для выполнения любой процедуры обработки необходимо три макрокоманды. Однако по команде перехода имеется возможность выполнять группу процедур обработки путем задания соответствующего кода в регистре 31 (кода, кратного трем, определяющего количество процедур в группе).

При обработке количества циклов заданных в регистре 31 количества команд, код на счетчике 25 сравнива- 50 ется е кодом регистра 31, сигнал несравнения пропадает и разрешающий сигнал вырабатывается на выходе элемента И-НЕ 30 (и исчезает на выходе элемента И 28) . Этот сигнал, 55 поступая на вход элемента ИЛИ 29, разрешает прохождение через него кода со счетчика 24 команд на вход регистра 20 адреса. Процедура перехода окончена. Выбор очередной мак- 60 рокоманды из ОЗУ. осуществляется по адресу, счетчика 24 команд на единицу большему, чем до выполнения процедуры перехода. Счетчик 24 команд служит для выработки адреса считыАдрес команды, к которой необходимо перейти (начальный адрес перехода) Длина массива перехода

Признак выполнения процедуры перехода (один разряд) Выработка адреса команды при отсутствии процедуры перехода

Счетчик массива команд при переходе

Начальный адрес массива команд перехода

Длина массива команд при переходе вания из ОЗУ макрокоманд, когда процедура перехода не выполйяется.

Генератор 32 тактовых импульсов в блоке 23 управления вырабатывает импульсную последовательность. Дешифратор 33 служит для дешифрирования кода операции, поступающего из регистра 16 кода операции. Элемент

ИЛИ 34 устанавливает в единичное состояние триггер 35 при наличии на выходе дешифратора 33 сигнала выполняемой операции обработки. Элемент

И 36 разрешает прохождение тактовых импульсов на распределители 38 и 39 импульсов.

Распределитель 38 импульсов предназначен для выработки восьми последовательностей, сдвинутых во времени импульсов, а также для выработки импульсной последовательности, поступающей на коммутатор 21. Распределитель 39 предназначен для выработки шести сдвинутых во времени импульсов, длительность которых намного превышает длительность импульсов, получаемых с выхода генератора 32.

Элементы И 40 предназначены для формирования сигналов, поступающих на элементы ИЛИ 41. Элементы ИЛИ 41 предназначены для сборки сигналов, 1 поступающих от элементов И 40 с

1000766

10 целью формирования управляющих сигналов, Блок 23 управления работает следующим образом.

Через регистр 1 из оперативного запоминающего устройства ЭВМ на вход регистра 16 поступает код операции обработки (перехода ). Этот код дешифрируется дешифратором 33 и через элемент ИЛИ 34 устанавливает триггер 35, разрешающий потенциал с выхода которого поступает на вход элемента И 36.

На второй вход элемента И 36 поступают импульсы из генератора 32, которые пропускаются на входы распре- 15 делителей 38 и 39 при наличии разрешающего сигнала на третьем входе элемента И 36. На инверсном выходе триггера 37 все время установлен разрешающий сигнал, за исключением момент та установки счетчика 15 в "0", что возможно только при окончании работы. Происходит это следующим образом.

В начале работы в счетчик 15 цик- 25 лов записывается код количества вычислений (циклов ), из которого с каждым вычислением производится вычитание "1". При обнулении счетчика 15 происходит установка триггера 37 и запрещение пропускания импульсов элементом И 36. С выхода . элемента И 36 импульсная последовате IBHocTb поступает на входы распределителей 38 и 39 импульсов. Распределитель 38 импульсов вырабатывает восемь сдвинутых во времени им;пульсных последовательностей, поступающих на входы элементов И 40.

Распределитель 39 вырабатывает шесть сдвинутых во времени последовательностей импульсов, поступающих на входы элементов И 40. На входы ряда элементов И 40 поступает также сигнал с выхода схемы 19 сравнения.

С выходов элементов ИЛИ 41 поступают управляющие сигналы. При поступлении с блока 23 управления (с распределителя 38 импульсов) импульсНоА последовательности HB распредели-5О тель 42 импульсов последний вырабатывает шесть сдвинутых во времени импульсных последовательностей, поступающих на входы элементов H 44.

Из блока 23 управления импульсы поступают также на вход распределителя

43, который вырабатывает четыре сдвинутых во времени последовательности, поступающие на входы элементов И 44.

Элементы И 44 вырабатывают сигналы, необходимые для формирования окон- 6О чательных сигналов наращивания адресов. С выходов элементов И 44 сигналы поступают на входы элементов ИЛИ

45, которые формируют сигналы наращивания кодов. 65

При процедуре перехода наращива ние (на +1) значений кода в счетчике 24 осуществляется тем же сигналом, что и наращивание кода в счетчике 22. Запись кода в регистре 31 осуществляется тем же сигналом, что и запись кодов в счетчики 17 и 1 8.

Наращивание кода (+1) в счетчиках

25 и 27 осуществляется тем же сигналом, что и наращивание кодов в счетчиках 17 и 18.

Такое распределение сигналов позволяет испольэовать без изменения блок 23 управления и коммутатор 21, используемый для наращивания адресов в известном устройстве P2).

Таким образом, в предлагаемом устройстве повышается производительность за счет введения процедуры перехода, которая дает возможность при наличии в списке повторяющейся процедуры (группы процедур) выбирать макрокоманды тех ячеек (области) памяти„ в которых записаны макрокоманды, применяющиеся для выполнения этой процедуры (группы процедур) ранее. При этом сокращается объем памяти ЭВМ, предназначенный для записи макрокоманд, что приводит к экономии машинного времени и повышению производительности °

Формула изобретения

1. Устройство для формирования управляющей информации при обработке данных Чейсмических колебаний, со. держащее регистр ввода, вход которого является входом устройства, а о выход подключен к первым входам пер-. вого и второго блоков регистров, первого, второго и третьего счетчиков адреса, счетчика циклов и к входам регистра кода операции и регистра числа операций, выход которого подключен к первому входу первой схемы сравнения и к вторым входам первого и второго счетчиков адреса, третьи входы которых, первые входы первого и второго счетчиков текущего адреса, вторые входы третьего счетчика адреса и с етчика циклов, вход счетчика числа операций соединены с выходом коммутатора сигналов, выход счетчика числа операций соединен с вторым входом первой схемы сравнения, выходы первого и второго счетчиков адреса соединены соответственно с вторыми входами первого и второго счетчиков текущего адреса, выходы которихои выход третьего счетчика адреса подключены соответственно к первому, второму и третьему входам регистра адреса, выход которого является адресным выходом устройства, выход первого блока регистров соединен со своим вторым входом, с ин1000766 формационным входом третьего блока регистров и с первым входом сумматора, выход второго блока регистров соединен со своим вторым входом и с первым входом блока умножения, второй вход которого соединен с выходом

5 третьего блока регистров, выход блока умножения через буферный регистр соединен с вторым входом сумматора, выход которого подключен к информационному входу четвертого 1О блока регистров, выход которого соединен с третьим входом сумматора и с информационным входом узла памяти, выход которого соединен с входом регистра вывода, выход которого 15 является информационным выходом устройства, первый, второй и третий входы блока управления соединены соответственно с первым выходом регистра кода операции и с выходами gp первой схемы сравнения и счетчика циклов, управляющие входы второго блока регистров, третьего блока регистров, блока Умножения, сумматора, четвертого блока регистров, узла памяти и коммутатора сигналов соединены соответственно с первого по седьмой выходами блока управления, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности, в него введены два счетчика команд, счетчик команд перехода, вторая схема сравнения, элементы И, ИЛИ, И-HE и регистр количества команд, первый вход которого соединен с выходом третьего счетчика адреса, второй вход регистра количества команд, входы первого счетчика команд и счетчика команд перехода, первый вход второго счетчика команд соединены с выходом коммутатора сигналов, О второй вход второго счетчика команд соединен " выходом первого счетчика адреса, выходы первого и второго счетчиков команд соединены соответственно с первым и вторым входами элемента ИЛИ, третий и четвертый входы которого соединены соответственно с выходами элемента И-НЕ и элемента И. выход элемента ИЛИ подключен к четвертому входу регистра адреса,, 50 входы второй схемы сравнения подключены соответственно к выходам сче .— чика команд перехода и регистра к-зличества команд, выход второй схемы сравнения соединен с первыми входами элементов И-НЕ и элемента И, вторые входы которых подключены к второму выходу регистра кода операции.

2. Устройство по и . 1, о т л и ч а ю щ е е с я тем, что блок управления содержит генератор тактовых импульсов, два распределителя импульсов, элементы И, ИЛИ, два триггера и дешифратор кода операции, вход которого является первым входом блока, а выходы соединены соответственно с первыми входами с первого по восьмой элементов И, выходы которых подключены соответственно к входам элементов ИЛИ с первого по шестой, выходы которых являются соответственно с первого по шестой выходами блока, входы седьмого элемента ИЛИ соединены соответственно с выходами дешифратора кода операции, выход седьмого элемента ИЛИ соединен с входом первого триггера, вход второго триггера является третьим входом блока, входы девятого элемента И соединены соответственно с выходами первого триггера, генератора такто- вых импульсов и второго триггера, выход девятого элемента И подключен к входам первого и второго распреде,лителей импульсов, выходы первого из которых подключены соответственно к ,вторым входам первого, второго, пятого, шестого, седьмого и восьмого элементов И, выходы второго распреде. лителя импульсов подключены соответственно к вторым входам третьего и четвертого элементов И и к третьим входам первого, пятого, шестого и восьмого элементов И, четвертый вход восьмого элемента И является вторым входом блока.

Источники информации, принятые во внимание при экспертизе

1. йвторское свидетельство СССР

Р 744591, кл. G 06 E 15/20, 1977.

2. Авторское свидетельство СССР

Р 558237, кл. 0 01 Ч 1/28, 1974 (прототип)..

1000766

1000766

1000766

Составитель A. Жеренов

Редактор М. Рачкулинец Техред N.Tenep Корректор И. Шулла

Заказ 1356/39 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент";- r.Óæãoðîä, ул,. Проектная, 4