Устройство для реализации логических функций

Устройство для реализации логических функций

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРВЕЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (1i)3001080 (6l ) Дополнительное к авт. свид-ву (22) Заявлено 03.09.81 (21) 3335033у18 24 (51)М. Кл.

GO6 Е 7/00 с присоединением заявки М

1ещ9Рфстееввьй кемктет

СССР

te аееем кзевретенкк и втермткй (23) Приоритет

Опубликовано 28.02 83 Бюллетень йв 8

Дата опубликования описания 28.02.83 (53) УДК681. .3 (088.8} (72) Авторы изобретения

А. Д. Абельсон, А. И. Евтодьев, Н.

Б. Я. Клунт и А. А. Шалыто (71) Заявитель (54) УСТРОЙСТВО ДЛЯ РЕАЛИЗАЦИИ ЛОГИЧЕСКИХ ФУНКЦИЙ

Изобретение относится к автоматике и вычислительной технике и предназначено для реализации систем булевых функ-. ций.

Известно логическое устройство, предназначенное для реализации систем буже5 вых функций (1) .

Недостатком данного устройства является значительная сложность.

Наиболее бпизким к предлагаемому 1о по технической сущности является устрой- ство для решения логических задач, содержащее коммутатор групп переменных с первой и второй группами йнйормационных входов И управляющими входами и т1 вы 15 ходами, одновыходной настраиваемый логический модуль с 11 информационными и 2 настроечными входами, универсальl1 ный в классе всех булевых функций от

И переменных, блок постоянной памяти значений реализуемых функций с уд. вхо дами и 2" выходами, распределитель пе-, ременных с одним информационным и )и управляющими входами и двумя группами выходов, вторая из которых содержит

2l51 выходов, блок оперативной памяти результатов вычислений с 2 ти входами и первой группой выходов, блок управления с тт1входами, входы и импульсные выходы, причем входы устройства соединены с первой группой информационных входов коммутатора, а вторая группа его информационных входов — с первой группой выходов блока оперативной памяти, j -ый выход коммутатора соединен с 1 -ым информационным входом настраиваемого. логического модуля (1 *=

=1, ..., n), )-ый настроечный вход модуля соединен с 1-ым выходом блока постоянной памяти значений реализуемых функций ($ l, ...,2 ), g-ый выход блока управления соединен с К -ым управляюшим входом коммутатора групп переменных, Х -ым входом блока постоянной памяти значений реализуемых функций и К-ым управляющим входом рас1ОО1О пределителя переменных (И 1, ...,фи! первая группа выходов распределителя соединена с импульсными выходами уст ройства, f -ый выход второй груплы вы ходов распределителя:. соедийен с -ым входом блока оперативной памяти результатов вычислений (8 1, 2, ... 2 )).

В известном устройстве одновыходной логический модуль с И информационными и 2 настроечными входами, универсаль- 16

И ный в классе всех булевых функций от

Л переменных, реализован в виде дешиф- ратора с входами и 2 выходами, 2 логических элементов И и 2" - входового логического элемента ИЛИ Г2 . !$

Недостатками устройства являются высокая сложность блока постоянной памяти, значений реализуемых функций и соответственно сложность операции настройки устройства (при реализации 26 этого блока в виде диодной матрицы чис" ла диодов, устанавливаемых в каждой строке, определяется числом единиц в столбце значений вычисляемой функции при всех возможных наборах входных пе- 2$ ременных, составляющих группу, и может достигать величины 2" -1, где - число входных переменных в группе), распределитель переменных осуществляет только распределение команд записи на триггеры блока оперативной памяти результатов вычислений, но не обеспечивает сброса этих триггеров до начала работы и в процессе функционирования, что усФ ложняет блок управления и определяет

3$ наличие связей между блоком оперативной памяти и блоком управления. Кроме того, известное устройство не позволяет управля и исполнительными механизмами, имеющими потенциальные входы, так

46 как выходы устройства не имеют связи с элементами памяти H блока оперативной памяти

80 памяти значений реализуемых функций и распределителя выходных переменных соответственно, первая группа информационных входов коммутатора подключена к информационным входам устройства соответственно, вторая группа информа- . ционных входов коммутатора подключена к информационным выходам первой группы блока оперативной памяти результатов вычислений соответственно, входы которого подключены к выходам распределителя выходных переменных соответственно, первая группа входов настраиваемого логического модуля подключена к выходам коммутатора соответственно, вторая группа входов настраиваемого логического модуля подключена к выходам блока постоян ной памяти значений реализуемых функций соответственно, устройство также содержит элемент НЕРАВНОЗНАЧНОСТЬ и блок постоянной памяти форм представления функций, входы которого подключены к выходам блока управления соответственно, а выход подключен к первому входу элемента НЕРАВНОЗНАЧНОСТЬ, второй вход которого подключен к выходу настраиваемого логического модуля, а выход подключен к управляющему входу распределителя выходных переменных, выходы первой и второй групп блока оперативной памяти результатов вычислений подключены к выходам устройства соответственно, при этом распределитель выходных переменных содержит элементы

И и НЕ, причем каждый из уп информаА ционных входов распределителя подключен к первым входам Р-го и (P+1)-го элементов И (P 1, 2, ... 2 -1), а управляющий вход распределителя выходных переменных подключен к второму входу р-го элемента И и к входу элемента НЕ, выход которого подключен к второму входу (P +1)-го элемента И, выходы элементов И подключены к выходам распределителя выходных переменных соответственно.

Кроме того, блок управления содержит кольцевой регистр сдвига и генератор импульсов, выход которого подключен к входу кольцевого регистра сдвига, выходы разрядов которого подключены к выходам блока соответственно.

Бе!и изобретения — упрощение и расширение области применения устройства

4$ за счет возможности формирования выходных потенциальных сигналов.

Поставленная цель достигается тем, что устройство для реализации логичес.ких функций, содержащее блок управления, $6 коммутатор, настраиваемый логический модуль блок постоянной памяти значений реализуемых функций, распределитель выходных переменных и блок оперативной памяти результатов вычислений, причем выходы блока управления подключены к управляющим входам коммутатора и к информационным входам блока постоянной

На фиг. 1 представлена структурная схема устройства; на фиг. 2 — функциональная схема устройства, реализующего заданную систему булевых формул.

Устройство для реализации логических функций (фиг. 1) содержит коммутатор

5 1001080 4

1 групп переменных, дешифратор 2, блок где — число переменных, от которого

3 постоянной памяти значений реализуемых настраиваемый логический мофункций, распределитель 4 выходных пе- дуль, используемый в схеме ременных, блок 5 оперативной памяти ре-. устройства, универсален в клас« зультатов вычислений, блок 6 управпе- се всех булевых функций. ния, блок 7 постоянной памяти формы Для числа входов устройства справедпредставления функций, элемент НЕРАВ- ливо соотношение:

НОЗНАЧНОСТЬ 8, входы 9, первую

10,(», н вторую ll группы йотенциаль= -" +),„(N-Я.. -Ю 2 й-Н ных выходов н импульсные выходы 12.

Функциональная схема устройства Число двухвходовых элементов И в (фиг. 2) содержит логические элементы коммутаторе 1 групп переменных удовле И 13,, дешифратор 4х16 — 14, логи- воРЯет соотношению: ческий элемент ИЛИ 15, диоды 16 6 логический элемент НЕ 17, gS -тригге-15 О„=иТи ) +ц „ 2-Н-N ры 18 > ., генератор 19 импульсов, И кольцевой регистр 20 сдвига, шины 21 и 22А ° 2.

Число двухвходовых элементов И в . настранваемом модуле устройства. определяется соотношением из генератора 19 импульсов и кольцево- > го регистра 20 сдвига (фиг. 2). ц и;

Упрощение блока 3 постоянной памяти значений реализуемых функций и со- Число двухвходовых элементов И в ответственно сложность операции настрой- распределителе 4 выходных переменных ки достигается за счет обеспечения в "25 УдовлетвоРЯет соотношению: предлагаемом устройстве возможности реализации соотношений u =2Ò-2() (еМ) и YО+= и Y 91= Y

Предполагая что блоки постоянной

Общее число элементов И в схеме памяти программируются путем устан УстРойства диодов, необходимо чтобы после проведеЭ и 2iН-" с1 -М) иия оиервиии иястройии иисдо диодов в и " я

2 И них было минимальным.

Если 1" " " то, то необходимо ис- Использование устройства предпола пользовать соотношение ф ть соотношение (f+ 0= р, т.е. в гает наличие только прямых выходов У соответств ющей с источников информации и триггеров опелогического мо ля 2 ст м дуля 2 устанавливается ратнвной памяти и не требует наличии диодов е е, разм шенне которых опреде- : нх ннверсных выходов, ляется расположением единиц в столбце о Принцип действия устройства рассмоъзначений функций 1, где -— Ранг ФУнк- рим на примере (фиг. 2) реализации на цнй (число единиц в столбце значений его потенциальных выходах следующей фешин 1 j. системы булевых формул . то необходимо использовать соотношениеg Qq У н в 1=1 ЧК VХ ЧХ

4 6 7 соответствующей строке блоков 3 и 7 у ("- (Х1Х Х ХQ (о) Х4Х Х6 -у 9П нве ем р д м другие соотношения, опре- Так как в данном случае в устройстве деляющие основнь е основные характеристики уст-. используется настраиваемый логический модуль, реализующий путем настройки ройства.

Число тактов Т тактов Т, требующихся для ре- любую функцию от четырех переменных, $O алнзации системы. из булевых формул, . то представим заданную систему функций аданных в базисе 8 М Q 3 в пра в виде системы, в которой каждая из вых частях которых суммарное число функций зависит не более, чем от четыбукв Н =, : ;, удовлетворяет соот- рех переменных

/ ношению 1-"

5S

Х ЧЧ Vy vy, 1 %4М2ХЪхв

Ч д. = (Z Ч Х о) Ч Х 9.

1001080

9).

Х7. х, Та блица 2 х

Х„

Та блица 3

9И

9 о (10„) (10 ) Х9

Х10

Рассматриваемое устройство вычисляет значение каждой из реализуемых функций преобразованной системы циклически, причем в каждом цикле на каждом такте

Ь определяется значение одной из функций преобразованной системы.

Так как в преобразованной системе функций их число равно трем, то для ее реапиеации требуется три такта генератора 1 9 импульсов блока 6 уп- 16 равления, и поэтому кольцевой рес

Выходные и промежуточные переменные снимаются с выходов устройства (табл. 4) Та блиц а4

Зб 4 Zq (iCI

Для реализации преобразованной системы формул блок 3 постоянной памяти значений реализуемых функций и блок 7 постоянной памяти формы представления функций должны быть запрограммированы. следующим образом (предполагая, что бло45 ки 3 и 6 программируются путем установ ки,кодов): столбец значений .функции (имеет вид - 0111 1111 1111 1111, т.е. .число единиц в нем равно 15(Ъ 8) и поэтому реализует не саму функцию ( а ее инверсию Я 1000 0000 0000

0000. Таким образом, в блоке 3 на пересечении первой строки со .столбцом, собтветствуюшим первому выходу дешифратора 14, устанавливаем диод 16 а в первой строке блока 7 — диод 16 (М.Е 1- У,);

8 гистр 20 спвига имеет три выхопные шины 211-21 .

Так как для реализации выходной функции f необходимо предварительно вычислить значения функций (и 2, то ре ализация истемы выполняется в следующем поряд .е: на первом такте - (, на втором - ., а на третьем - .

Входные . и промежуточные переменные подаются m входы коммутатора 1 групп переменных с пе дующим обра зом(табл. 1-3) .

Таблица 1 столбец значений функций имеет вид - 0000 0000 0000 0001, т.е. число единиц в нем равно одной (8) и поэтому реализует функцию 7, а не ее инверсию. Таким образом, в блоке 3 на пересечении второй строки со столбцом, соответствующим шестнадцатому выходу дешифратора 14, устанавливаем диод

16g, а во второй строке блока 7 диод не устанавливаем (Z ® О = Zy ); столбец значений функций f имеет вид - 0000 0100 0100 0100, т.е. число единиц в нем равно трем (8) и поэтому реализует функцию f<, а не ее инверсию. Таким образом, в блоке 3 на пересечении третьей строки со столбцами, соответствующими шестому, десятому и четырнадцатому выходам дешифратора 14, устанавливаем диоды 16>-16

I а во второй строке блока 7 диод не устанавливаем (f< Q 0 ().

На первом, такте работы устройства на шине 22 блока 6 управления появляется выходной сигнал, который поступает на первые входы элементов И 13—

13, коммутатора 1 групп переменных, на вторые входы которых поступают вход-- i00i ные переменные )(- X> со входов 9 -

9ц. Эти сигналы поступают на информационные входы настраиваемого логичес- . кого модуля 2 (на входы дешифратора

4х16-14), а на настроечные входы $ (вторые входы элементов И 13, -13 . ) подается сигнал настройки, определяемый расстановкой диодов в первой строке блока 3. На выходе элемента НЕРАВНОЗНАЧНОСТЬ 8 появляется выходной сигнал, равный вычисленному значению функции (на этом такте.

В случае, если сигнал на выходе элемента 8 равен 1, то появляется сигнал на выходе элемента И 13, д распределителя 4 выходных переменных, который поступает на вход установки триггера 18< блока 5 оперативной памяти результатов вычислений. После срабатывания этого триггера появляется единичный сигнал на выходной шине 10, который поступает также и на вход 9+, 1 . так как переменная g входит в функцию

, которая реализуется на третьем такте. 2S

В случае, если сигнал на выходе элемента 8 равен "0", то на выходе элемента НЕ 17 появляется сигнал, равный единице, что приводит к появлению единичного сигнала на выходе элемента И 30

13<>, который поступает на вход 18 сброса триггера блока 5 оперативной памяти результатов вычислений. После перехода этого триггера в состояние

0 на выходной шине 10 появляется нулевой сигнал, поступающий также и навход 9 .

На остальных двух тактах рассматриваемого цикла при реализации функций и Yg и на последующих циклах уст-. ройство работает аналогично.

Таким .образом в предлагаемом устпойстве обеспечивается упрощение.. Действительно, для реализации рассматриваемой системы функций в устройстве суммарное число диодов в обоих блоках постоянной памяти равно шести, в .то время как в прототипе в блоке постоянной памяти в этом случае должно быть 19 диодов (введение одного двухвходового элемента НЕРАВНОЗНАЧНОСТЬ в предлагаемое устройство егo сложность практически не увеличивает). При SS реализации более сложных систем функций достигается еше более существенный выигрыш в количестве диодов.

080 10

Структура распределителя переменных позволяет подавать на триггера оператив . ной памяти не только команды записи, но и команды сброса. Кроме того, струк= тура распределителя позволяет не произ- . водить первоначальный сброс триггеров оперативной памяти, так как урке в нер вом цикле, распределитель производит их правильную установку. Это также приводит к упрощению устройства, так как при этом упрощается блок управления и уст раняются связи между устройством управления и блоком оперативной памяти, Расширение области применения достигается тем, что предлагаемое устройство обеспечивает возможность управления исполнительными механизмами, имеющими потенциальные входы.

Формула изобретения

1. Устройство для реализации логических функций, содержащее блок управления, коммутатор,- настраиваемый логический модуль, блок постоянной памяти значений реализуемых функций, распределитель выходных переменных и блок оперативной памяти результатов вычислений, причем выходы блока управления подключены к управляющим входам коммутатора и к информационным входам блока постоянной памяти значений реализуемых функций и распределителя выходных переменных соответственно, первая группа информационных входов коммутатора подключена к информационным входам устройства соответственно вторая группа информационных входов коммутатора подключена к информационным выходам первой группы блока оперативной памяти результатов вычислений соответственно, входы которого подключены к выходам распределителя выходных переменных соответственно, первая группа входов настраиваемого логического модуля подключена к выходам коммутатора соответственно, вторая. груцпа входов настраиваемого логического модуля подключена к выходам блока постоянной памяти значений реализуемых функций соответственно, о т л и ч а ю— ш е е с я тем, что, с целью упрощения и расширения области применения за счет возможности формирования выходных потенциальных сигналов, оно содержит элемент НЕРАВНОЗНАЧНОСТЬ и блок постоянной памяти форм представления функций, входы которого подключены к выходам блока управления соотвотствен10010 но, а выход подключен к первому входу элемента НЕРАВНОЗНАЧНОСТЬ, второй вход которого подключен к выходу настраиваемого логического модуля, выход подключен к управляющему входу распре- % делителя выходных переменных, выходы первой и второй групп блока оперативной памяти результатов вычислений подключены к выходам устройства соответственно, при этом распределитель выходных переменных содержит элементы И и НЕ, причем каждый из уп информационных входов распределителя подключен к первым вхо- . дам Р-го и (р+1)-го элементов И (р

*1, 2, ... 2 -l), а управляющий вход распределителя выходных переменных подключен к второму входу -го элемента И и к входу элемента НЕ, выход ко80 12 торого подключен к второму входу (P +l)го элемента И, вйходы элементов. И подключены к выходам распределителя выходных переменных соответственно.

2. Устройство по п. 1, о т л и ч аю щ е е с я тем, что блок управления содержит кольцевой регистр сдвига и генератор импульсов, выход которого подключен к входу кольцевого регистра сдвига, выходы разрядов которого подключены к выходам блока соответственно.

Источники информации, принятые во внимание при экспертизе

l. Авторское свидетельство СССР

¹ 754425, кл. GO6 F 15/00, 1981.

2. Авторское свидетельство. СССР № 531160, кл. 506 F 15/30, 1974 (прототип) .

f001080 филиал ППП Патент г. ужгороп, ул. Проектная,4