Вычислительное устройство

Вычислительное устройство

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических, Рес убп (11)!001090 (61) Дополнительное к авт. свкд-ву (5l) NL. Кл.

GO6 T- 7/544 (22) Заявлено 23.07.80 (21) 2961347/18-24 с присоединением заявки № (23) Приоритет (53) УДК681. .3 (088.8) 1ееударстеевкьй кемктет

СССР ое делам кзоеретеккй н еткрнтнй

Опубликовано 28.02-83. Бюллетень № 8

Дата опубликования. описания 28.02.83

А . М. Никонов и А. И. Шемаров а с: t. ., *.

Ф

Ф

Минский радиотехнический ННсТН

» (72) Авторы изобретения (71) Заявитель (84) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и предназначено для вычисления модуля комплексного числа и вычисления. частного от произведения двух аргументов на третий и может быть использовано в автоматизированных системах

5 цифровой .обработки сигналов.

Известны вычислительные устройства для вычисления модуля комплексного числаI 1), (2), $3) и (4$.

Однако они не предназначены для вычисления частного от произведения двух аргументов на третий и имеют сложную конструкцию. Кооме того. тстпойства (1 ) и j2) вычисляют модуль комплексного 5 числа лишь с точностью до постоянного коэффициента.

Известно вычислительное устройство для вычисления частного от произведения

20 двух аргументов на третий, содержащее блок управления, пять сдвигающих регистров, три сумматора-вычитателя и блок анализа сходимости, содержащий узлы сравнения, триггеры и логические узлы 15) .

Однако это устройство имеет сложную конструкцию и не может использоваться для вычисления модуля комплексного чис-. ла, Наиболее близким к предлагаемому является Вычислительное устройство, осуществляющее умножение и деление, содержащее четыре сдвигающих регистра, два сумматора-вычитателя, триггер знака и узел управления, выходы первого и второго сдвигающих регистров соответственно соединены с первым и вторым входами первого сумматора-вычитателя, выход которого соединен с информационными входами первого сдвигающего регист ра и триггера знака, выходы третьего и четвертого сдвигающих регистров соединены соответственно с первым и вторым входами второго сумматора-вычитателя, выход второго сумматора-вычитателя соединен с информационным входом тре1001600 тьего сдвигающего регистра, выход триггера знака соедияен с управляющим входом второго сумматора-вычитателя, первый выход блока управления соединен с управляющим входом сдвигов второго сд .вигаюшего регистра 6 .

Известное устройство можно использовать для вычисления частного от произведения двух аргументов на третий

Q = Z)C /У только если третий. аргумент 16 (больше или равен половине первого аргумента Z . .Кроме того, устройство не может выполнять операцию вычисления модуля комплексного числа.

Uemь изобретения — расширение функ- ьй циональных возможностей устройства за счет расширения области допустимых зна » чений аргументов при вычислении часч, ного от произведения двух аргументов на третий и возможности вычисления значения модуля комплексного числа.

Поставленная цель достигается тем, что вычислительное устройство, содержащее сдвигающие регистры, сумматорывычитатели, блок управления, триггер знака, причем выходы первого и второго сдвигающих регистров соединены с информационными входами первого сумматора-вычитателя, выход которого соединен с информационным входом первого сдвигающего . per истра и информационным входом триггера знажа, выходы третьего и четвертого сдвигаюших регистров соединены с информационными входами второго сумматора-вычитателя, выход кото-.

35 рого соединен с информацйонным входом третьего сдвигающего регистра, выход триггера знака соединен с управляющим входом второго сумматора-вычитателя, первый выход блока управления соединен с входом управления с,цвигом второго сдвигающего регистра, содержит элемент

ИЛИ-НЕ, коммутатор, а блок управления . содержит генератор тактовых импульсов, счетчики, элементы И, ИЛИ, триггер, 45 дешифратор, узел сравнения, формирователь импульсов и узел постоянной памяти,. выходы которого с первого по десятый являются соответствующими выходами блока управления, при этом выход элемен- та ИЛИ-НЕ соединен с управляющим входом первого сумматора-вычитателя, а входы - с. выходом триггера знака и шестым выходом блока управления, выход гретьего сдвигающего регистра сое динен с информационным входом коммутатора, выход которого подключен к информационному входу четвертого сдвигаюшего регистра, выход второго сумматора-вычитателя соединен с информационным входом второго сдвигающего регистра, выход первого сумматора-вычитателя соединен с информационным входом четвертого сдвигаюшего регистра, первый выход блока управления соединен с входом управления сдвигом четвертого сдвигаюшего регистра, второй выход блока управления соединен с входом управления сдвигом первого сдвигаюшего регистра, третий выход блока управления соединен с входом управления занесением первого сдвигающего регистра, четвертый выход блока управления соединен с входами установки первого и второго сдвигающих регистров, пятый выход блока управления соединен с входами управления занесением второго и четвертого сдвигаюших регистров, седьмой выход блока управления соединен с управляющим входом триггера знака, восьмой выход блока управления соединен с входом управления сдвигом третьего сдвигаюшего регистра, девятый выход блока управления соединен с входом управления занесением третьего сдвигаюшего регистра, десятый выход блока управления соединен с управляющим входом коммутатора, выход триггера знака соединен с входом блока управления, в котором выход генератора тактовых импульсов соединен с управляющим входом узла постоянной памяти и с первым входом первого элемента И, выход которого соединен со счетным входом первого счетчика, выход которого соединен с адресным входом узла постоянной памяти и первым входом узла сравнения, второй вход которого соединен с выходом второго счетчика, счетный ,вход которого соединен с пятым выходом узла постоянной памяти, первым -входом триггера и первым входом элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, второй и третий входы элемента ИЛИ подключены соответственно к выходу узла сравнения и выходу триггера, второй вход которого соединен с четвертым выходом узла постоянной памяти, второй и восьмой выходы которо. го подключены к вычитаюшему и суммирующему входам соответственно третьего счетчика, выход которого соединен с входом дешифратора, выход которого подключен к первому входу второго элемента

И, выход которого соединен с управляющим входом генератора тактовых импульсов, выход третьего элемента И через формирователь импульсов подключен к устано1001

10 вочному входу первого счетчика, первый вход третьего элемента И соединен с входом блока управления, вторые входы второго и третьего элементов И соединены соответственно с одиннадцатым и двенадцатым выходами узла постоянной памяти, первый выход которого подключен к установочному входу второго счетчика.

На фиг. 1 приведена функциональная схема вычислительного устройства; на фиг. 2 —. блок управления.

Устройство содержит сдвигаюшие регистры 1 и 2, выходы которых соединены соответственно с входами сумматора- 1 вычитателя 3, сдвигаюшие регистры 4 и 5, .выходы которых соединены соответственно с входами сумматора-вычитателя 6, выход сдвигаюшего регистра 4 соединен также с информационным вхо- 20 дом коммутатора 7, выход которого соединен с установочными входами сдвигающего регистра 5. Выход сумматора-вычитателя 3 соединен с информационными входами сдвигающих регистров 1 и 5, а 2$ выход знакового разряда — и с информационным входом триггера 8 знака, выход которого соединен с одним из входов элемента ИЛИ-HF. 9. Выход сумматоравычитателя 6 соединен с информацион- З0 ными входами сдвигающих регистров 2 и

4. Устройство содержит блок 10 управления, первый выход которого соединен с входами управления сдвигом сдвигающих регистров 2 и 5, второй выход блока . 3S

10 управления соединен с входом управле-. ния сдвигом сдвигающего регистра 1.

Третий выход блока 10 управления соединен с входом управления занесением сдвигающего регистра 1, четвертый выход блока 10 управления соединен с входами установки сдвигаюших регистров

1 и 2, пятый выход блока 10 управления соединен с входами управления занесением сцвигаю цих регистров 2 и 5 шестой .

IS выход блока 10 управления соединен с другим входом элемента ИЛИ-НЕ 9, вы- ход триггера 8 знака соединен с управ,:ляющим входом сумматора-вычитателя 6 и входом блока 10 управления, выход элемента ИЛИ-НЕ 9 соединен с управляю50 шим входом сумматора-вычитателя.3.

Седьмой выход блока 10 управления соединен с управляющим входом занесения информации триггера 8 -знака, восьмой выход блока 10 управления соединен с входом управления сдвигом сдвигающего регистра 4, девятый и десятый выходыблока 10 управления соединены соответ090 4 ственно с входом управления занесением сдвигающего регистра 4 и с управляющим входом коммутатора 7.

Блок 10 управления содержит счетчик 11, дешифратор 12, генератор 13 тактовых импульсов, элемент И 14, счетчик 15, узел 16 постоянной памяти, счетчик 17, узел 18 сравнения, элемент ИЛИ 19, триггер 20, элементы И 21 и 22, формирователь 23 импульсов, причем выход генератора 13 соединен с входом элемента И 14, другой вход которого соединен со счетным входом счетчика 15. Выход счетчика 15 соединен с адресным входом узла 16 постоянной памяти, выходы которого с первого по десятый являются выходами соответственно с первого по десятый блока 10 управления, а управляющий вход соединен с выходом .генератора 13, выход счетчика 17 соединен с входом узла 18 сравнения, выход узла 18 сравнения соединен с входом элемента

ИЛИ 19, выход элемента ИЛИ 19 соеди,нен с вторым входом элемента И 14, 1установочный вход счетчика 17 соединен с другим входом элемента ИЛИ 19, нулевым входом триггера 20 и с пятым выходом узла 16, выход триггера 20 соединен с третьим входом элемента

ИЛИ 19, единичный вход триггера 20 соединен с третьим выходом узла 16, другой вход узла 18 сравнения соединен с выходом счетчика 15, а счетный вход счетчика 17 - с пятым выходом узла

16, один выход узла 16 соединен с входом элемента И 21, другой вход которого соединен с выходом дешифратора 12, а выход элемента И 21 соединен с управляющим входом генератора 13, первый вход элемента И 22 соединен с двенадцатым выходом узла

16,. второй вход элемента И 22 является входом блока 10 управления, выход элемента И.22 соединен с входом, формирователя 23 импульсов, выход которого соединен с установочным входом счетчика

l5. Восьмой и второй выходы узла 16 соединены с суммирующим и вычитаюшим входами счетчика 11, выход которого подключен к входу дешифратора 12.

Устройство работает следующим образом.

Для вычисления частного от произведения двух аргументов на третий =i Х/ f, перед началом вьгчислений в сдвигаюшие регистры 1, 2 и 4 заносят соответственно первый, третий и второй операнды

7 1001000 8

;, (и )(. Счетчики 11 и 17 и сдви- выхода триггера 20 через элемент г6юШий регистр 5 устанавливают в нуле«ИЛИ 19, тактовые импульсы поступают . вое состояние, триггер 20 — в единчч- на счетный вход счетчика 15. На вухоное, в счетчик 15 заносят адрес 20. де узла 16 по каждому из тактовых им. После этого запускают генератор 13 s пульсов формируются управляющие имтактовых импульсов. Тактовые импульсы пульсы, соответствующие адресу, посту(ТИ) поступают с .его выхода на управ- пающему на его адресный вход с выхоляющнй вход узла 16, а через элемент да счетчика (адреса) 15. Коды, запиИ 14, открытый единичным сигналом с санные в узле 16, приведены в таблице.

0 0 1 0 1 0 1 0 1 0 0 0

1 0 0 0 0 0 О О О 0 0 0

0,2, 4,..., 18

1,3 5,... 17

0 0 0 1 0 0 0 0 0 О 0

0 0 0 0 0 1 1 0 0 0 О 0

21, 23, 25, ...,35

22в24в26 ° å36

37

38-47

0 0 0 О 0 0 0 0 0 О 0 1

0 1 О О 0 1 1 0 О 0 0 О

О 0 1 0 0 .l 1 0 0 1 0

1 0 1 0 0 0 1 О 1 О 0 0

48, 50, 52,. ° ., 62 0 0 0 0 О 0 0 0 0 0 1

О 0 О 0 0 0 0:1 0 О О 0

49, 51, 53, °...63

По первому тактовому импульсу про35 исходит считывание кода из двадцатой ячейки узла 16. В этой ячейке единичная информация записана в шестом и седьмом разрядах,. поэтому импульсы появляются на шестом и седьмом выходах узла 16 и блока 10 управления. С шестого выхода барка 10 управления управляющий импульс поступает на второй вход элемента ИЛИ-НЕ 9 и, инвертируясь на его выходе, нулевым уровнем поступает на управляющий вход сумматора-вычитателя 3 и включает его в режим вычитания. На выходе сумматора-вычитателя 3 в течение первого тактового импульса формируется разность

Z-3 чисел, записанных в сдвигающих

50 регистрах 1 и 2. Импульс с седьмого вью ода блока 10 управления поступает на управляющий вход триггера 8 знака.

По заднему фронту этого импульса в триггер 8 знака запишется знак разности

2.-) . По заднему фронту тактового импульса увеличивается на единицу и состояние счетчика 15. По второму тактовому импульсу из узла 16 считывается код из следующеи, двадцать первои ячеики. В этом такте работы в соответствии с кодом, записанным в узле 16, вырабатывается импульс на его двенадцатом выходе и поступает на вход элемента

И 22.

Если в предыдущем такте разность была положительной, то на второй вход элемента И 22 с выхода триггера

8 знака поступает нулевой уровень. На выходе элемента И 22 вырабатывается также нулевой уровень. В этом случае по заднему фронту тактового импульса содержимое счетчика 15 увеличивается на единицу. По третьему тактовому импульсу сигналы вырабатываются на втором, шестом и седьмом выходах блока

10 Правленияя. По переднему фронту импульса второго выхода блока 10 управления происходит сдвиг вправо содержимого сдвигающего регистра 1 и уменьшение на 1 содержимого счетчика 11, По импульсам с шестого и седьмого выходов блока 10 управления производится вы1001090 10

9 числение разности,х -у и занесение эна- . ший элемент И 21. При выполнении оче1 ка разности в триггер 8 знака. Коды в редной команды иэ ячеек 48, 50, 52,..., ячейках 23-26 узла 16 и выполняемые 62 узла 16 управляюший импульс с его по этим кодам операции повторяют коды одиннадцатого выхода проходит - ерез и операции иэ двадцать первой и двадцать 5 открытый элемент И 21 на вход генеравторой ячеек узла 16. тора 13 и переводит его в состояние В случае, если при выполнении команд Останов". После этого в третьем сдвииз ячеек 21, 23, 25 ..., 35 узла 16 гаюшем регистре 4 записан результат на второй вход элемента И 22 с выхода от деления произведения двух аргументов триггера 8 знака поступает единичный 10 на третий U =- ZX/ f сигнал, то с двенадцатого выхода узла Для вычисления модуля комплексного

16 на вход. формирователя 23 импульсов числа(=l)(+ необходимо записать в проходит управляюший импульс, по задке- сдвигаюшие регистры 1 и 5 число (, а му фронту которого формируется импульс в сдвигаюшие регистры 2 и 4 — число g, на выходе 2-3 формирователя. Этот им- 15 установить в нулевое состояние .триггер пульс записывает в счетчик 15 число знака, счетчики 11 и 15 и запустить

37. В этом случае по следуюшему так- генератор тактовых импульсов 13.. товому импульсу выполняется команда После этого по программе, записанной из тридцать седьмой ячейки узла 16. в ячейках 0-19 узла 16, выполняется

По этой команде вычисляется и записы- 20 алгоритм вычисления величины Q }(+

z ьается в сдвигаюший регистр 1 разность в соответствии с алгоритмом: Г = 2„-У, а в сдвигающий регистр

5 переписывается число из сдвигаюшего регистра 4.

Далее по командам из ячеек 38-47 узла 16 производится вычисление величины М)=2 пХ/ (в соответствии с алгоритмом

} ; =) + „) 2

Коэффициент Q определяется выражением

q-= Q g +g-z

ЭО

При этом в результате выполнения . программы из ячеек 20-36 узла 16, независимо от величины аргументов (и Z, записанных в сдвигаюшие регистры 1 и

2 перед пуском устройства, обеспечивается соотношение "О= 2 - (< 0, являюшееся достаточным условием сходимости ао выбранного алгоритма. Поэтому в предлагаемом устройстве обеспечивается вычисление операции Q = Zy, /У независимо от величины аргументов Х, f, 2- .

П<-.сл выполнения алгоритма (1} величина 0 =2„,.Х/ записана в сдвигаюшем

l 45 регистре 4. Для получения результата

Q=2g/g,необходимо умножить число U на целую степень двух. По командам, ..записанным в ячейках 48-63 узла 16 выполняется сдвиг числа 0 влево на столько разрядов,.на сколько было сдвинуто число 2 при выполнении команд из ячеек 20-36 узла 16. При каждом сдвиге на один разряд увеличивается на единицу содержимое счетчика 11. В

55 сцучае равенства содержимого счетчика нулю, на выходе дешифратора 12 вырабатывается единичный сигнал, открываюДля выполнения алгоритма (2) команды из ячеек узла 16 с нечетными номерами

3, 5, ..., 17,голжны выполняться соот« ветственно два, три, ..., девять раэ.

Это обеспечивается тем, что каждый раз при выполнении команд из ячеек узла

16 с четным номером 2, 4, ..., 16 импульс с пятого выхода узла 16 устанав ливает в нулевое состояние триггер 20 и счетчик 17. При выполнении следуюшей по счету команды из ячейки узла 16 с нечетным номером на все входы элемента ИЛИ 19 поступает нулевой уровень, элемент И 14 закрыт нулевым уровнем с выхода элемента ИЛИ 19, поэтому содержимое счетчика 15 не увеличивается.

При выполнении этих команд импульсом с первого выхода узла 16 увеличивается содержимое счетчика 17 до тех пор, пока оно не сравняется с числом, поступаюшим на второй вход узла 18 .сравнения. Требуемое количество повторений команды обеспечивается тем, что ко второму входу узла 18 сравнения подключены все разряды счетчика 15, кроме младшего. Сигнал сравнения с выхода узла 18 сравнении через элемент ИЛИ

19 и элемент И 14, открытый тактовым импульсом, поступает на счетный вход счетчика 15 и обеспечивает переход к выполнению следующей команды.

После выполнения команду из восемнадцатой ячейки узла 16 в сдвигаюшем S регистре 4 будет записано число(ф)(+- (, Для получения точного значения результата по команде из ячейки 19 узла 16 в сдвигающие регистры 1 и 2 по установочным

- входам записываются числа соответствен-1© но 1 и Ое

Далее выполняется алгоритм (1) с начальными условиями Zo = 1, (о 6, М, . Q p+ 1я, после ввтолнения юс тосого лолучвем в сдвисеюшем регистсе

1 модули комллексного числе д=. l Кантуя.

Вычислительное устройство, содержащее сдвигающие регистры, сумматорывычитатели, блок управления, триггер знака, причем выходы первого и второго сдвигающих регистров соединены. с информационным входами первого сумматоравычитателя, выход которого соединен с информационным входом первого сдвигаюше7 о. регистра и информационным входом триггера знака, выходы третьего и чет- . З вертого сдвигаюших регистров соединены. с информационными входами второго сумматора-вычитателя, выход которого соединен с информационным.,входом третьего сдвигающего регистра, выход триг40 гера знака соединен с управляющим вхо- . дом второго сумматора-вычитателя, первый выход блока управления соединен с входом управления сдвигом второго сдвигающего регистра, о т л и ч а ю щ е е— с я тем, что, с целью расширения функциональных возможностей устройства за счет расширения области допустимых значений аргументов при вычислении частного оТ произведения двух аргументов на третий и возможности вычисления значения модуля комплексного числа, оно содержит элемент ИЛИ-НЕ, коммутатор, а блок управления содержит генератор тактовых импульсов, счетчики, элементы, И, ИЛИ, триггер, дешифратор, узел сравнения, формирователь импульсов и узел постоянной памяти, выходы которого с первого по

11 iooi000 12 десятый являются соответствующими вы-. ходами блока управления, при этом выход элемента ИЛИ«НЕ соединен .с управляющим входом первого сумматора-вычитателя, а входы - с выходом триггера знака и шестым выходом блока управления, выход третьего сдвигающего регистра соединен с информационным входом коммутатора, выход которого подключен к информационному входу четвертого сдвигаюшего регистра, выход второго сумматора-вычитателя соединен с информационным входом второго сдвигаюшего регистра, выход первого сумматора-вычитателя соединен с информационным входом четвертого сдвигающего регистра, первый выход блока управления соединен с входом

Таким обРазом, предлагаемое УстРой- управления сдвигом четвертого сдвигаюсТВо позволЯеT вычислЯть множительно- щего регистра, второй выход блока управделительнУю опеРацию при любых значе- 2р ления соединен с входом управления сдвиниях аргументов и точное значение мо- гом первого сдвигающего регистра, тредуля комплексного числа. тий выход блока управления соединен с входом управления занесением первого сдвигающего регистра, четвертый выход .Ф о Р м У л а и з о б Р е т е н и Я блока управления соединен с входами установки первого и второго сдвигаюших регистров, пятый выход блока управления соединен с входами управления занесе нием второго и четвертого сдвигающих регистров, седьмой выход блока управления соединен с управляющим входом триггера знака, восьмой выход блока управления соединен с входом управления сдвигом третьего сдвигаюшего регистра, девятый выход блока управления соединен с входом управления занесением третьего сдвигаюшего регистра, десятый выход блока управления соединен с управляющим входом коммутатора, выход триггера знака соединен с входом блока управления, в котором выход генератора тактовых импульсов соединен с управляющим входом узла постоянной памяти и с первым входом первого элемента И,выход которого соединен со счетным входом первого счетчика, выход которого соединен с адресным .входом узла постоянной памяти и первым входом узла сравнения, второй вход которого соединен с выходом второго счетчика, счетный вход которого соединен с пятым выходом узла постоянной памяти, первым входом триггера и первым входом элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, второй и третий входы элемента ИЛИ цодключены соответственно к выходу узла сравнения и выходу триггера, второй вход которого соединен с четвертым выходом узла постоянной

13 1001000 l4 памяти, второй и восьмой выходы .которо- чен к установочному входу второго счетго подключены к вычитаюшему и сумми- чика. руюшему входам срответственно третьего Источники информации, счетчика,.выход которого соединен с принятые во внимание при экспертизе входом дешифратора, выход которого 1. Авторское свидетельство СССР подключен к первому:входу второго эле- % 404082, кл. 606 F 7/544, 1971. мейта И, выход которого соединен с управ- 2 Авторское свидетельство СССР ляюшим входом генератора тактовых им- . % 634271, кл..G06 > 7/38, 1976. пульсов, выход третьего элемента И че- . 3. Авторское свидетельство СССР рез формирователь импульсов подключен 10 Ию 392494, кл. i 606% 7/38, 1971. к установочному входу первого счетчика, 4. Авторское свидетельство СССР . первый вход третьего элемента И соеди- l4 623202, кл. G06 Р 7/38, 1976. нен с входом блока управления, вторые 5. Авторское свидетельство СССР входы второго и третьего элементов И % 633016, кл. 6065 7/38, 1975. соединены соответственно с одиннадцатыМ )$6. Оранский А. М. Аппаратные меи двенадцатым выходами узла постоян- . тоды в UBT. Минск, изд-во БГУ, 1977, ной памяти, первый выход которого подклк» с. 179-180, рис. 6,10 (прототип)., 1001090

Составитель В. Березкин

Редактор Н. Сташишина Техред, Т.Маточка Корректор М. Демчик

Заказ 1396/65 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4