Интегральная логическая схема

Интегральная логическая схема

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (1)) 3001480 (61) Дополнительное к авт. свид-ву(22) Заявлено 12. 1О. 79 (21) 2826791/18-21 с присоелинением заявки №вЂ” (23) Приоритет—

Опубликовано 28.02.83. Бюллетень № 8

Дата опубликования описания 28.02.83 (5l)N. Кл.

H 03 К 19/088

Гевударетввввм0 кемвтвт

СССР (53) УДК 621.375. .083(088.8) де делам взевретвввя и втхрытий е.

B.H.ÑèHåoêèé

/ :": щ:

/ (72) Автор изобретения (7l) Заявитель (54) ИНТЕГРАЛЬНАЯ ЛОГИЧЕСКАЯ СХЕМА

Изобретение относится к микроэлектронике и может быть использовано в вычислительной технике, в системах дискретной автоматики.

Известен ТТЛ элемент, содержащий входной многоэмиттерный транзистор, подсоединенный коллектором к базе транзистора парафазного каскада, кол. лектор которого, в свою очередь, соединен с базой первого транзистора |о выходного каскада, выполненного на двух последовательно включенных через диод транзисторах, а эмиттер подключен к базе второго транзистора выходного каскада (1 ) .

Недостатком известного элемента является необходимость выполнения технологической операции легирования золотом для обеспечения достаточного быстродействия схемы. го

Известно также устройство, содержащее входной многоэмиттерный транзистор, подсоединенный коллектором к базе первого транзистора парафазного каскада, коллектор которого соединен с базой первого транзистора выходного каскада, выполненного на двух последовательно включенных через диод транзисторах. Эмиттер первого транзистора парафазного каскада подключен к базе второго транзистора выходного каскада через резистор и непосредственно - к базе второго транзистора парафазного каскада, коллектор и эмиттер которого соединены собтветственно с коллектором первого транзистора парафаЗного каскада и коллектором второго транзистора выходного каскада, эмиттейом соединенного с общей шиной (2).

Известное устройство предполагает повышение быстродействия за счет ограничения насыщения выходного транзистора, однако не исключает потери в быстродействии и относительный рост потребляемой мощности в связи с инверсным включением входного много3 100148 эмиттерного транзистора при логической "1" на входе и наличием двух насыщенных транзисторов в парафазном каскаде. Указанные недостатки схемы делают целесообразным ее применение з лишь s условиях узких температурных диапазонов.

Цель изобретения - повышение быстродействия и уменьшение потребляемой мощности. 16

Поставленная цель достигается тем, что в устройство, содержащее входной многоэмиттерный транзистор, база которого через резистор соединена с шиной питания, коллектор - с базой пер- > вого транзистора парафазного каскада,, коллектор которого соединен с коллектором второго транзистора парафазного каскада и базой первого транзистора выходного каскада, коллектор которого 20 через резистор соединен с виной пита-. ния, эмиттер через диод - с коллектором второго транзистора выходного кас. када„ эмиттер которого соедиНен с обpleA шиной, база - с эмиттером первого транзистора парафазного каскада и через резистор с общей шиной, коллектор первого транзистора парафазного каскада через резистор соединен с шиной питания, введен резистивный делитель, включенный между базой и коллектором входного многоэмиттерного транзистора, средняя точка которого подключена к базе второго транзистора парафазного каскада, эмиттер- ко- 3 торого подключен к эмиттеру первого транзистора выходного каскада, база которого соединена с .одним из эмиттеров входного многоэмиттерного транзистора. 4Î

На чертеже изображена схема предлагаемого устройства.

Устройство содержит входной многоэмиттерный транзистор 1, подключенный базой черед резистор 2 к шине питания,45 а коллектором - к базе первого транзистора 3 парафазного каскада, коллектор которого через резистор 4 подключен также к шине питания.

Выходной каскад схемы содержит резистор 5 и два последовательно включенных через диод 6 транзистора 7 и 8.

При этом коллектор транзистора 7 подключен к шине питания через резистор

5, база транзистора 7 подключена к коллектору транзистора 3, эмиттер транзистора 7 подключен к аноду диода 6. Коллектор транзистора 8 подклюО 4 чен к катоду диода 6 и выходу 9, база транзистора 8 подключена к резистору

l0, второй вывод которого подключен к общей шине.

Между базой и коллектором входного многоэмиттерного транзистора 1. включен резистивный делитель, состоящий из последовательно включенных резисторов 11.и 12, к общей точке которых подключена база транзистора 13 парафазного каскада, коллектор и эмиттер которого соответственно подключены к коллектору транзистора 3 и аноду диода 6.

Все эмиттеры входного многоэмиттерного транзистора 1, кроме одногодополнительного, подключены к входам

14 схемы, дополнительный эмиттер транзистора 1 связан с коллекторами транзисторов 3 и 13 парафазного каскада.

Предлагаемое устройство работает следующим образом.

При подаче на входы 14 низкого уровня напряжения логического "0" транзистор 3 парафазного каскада будет закрыт. При этом буДет также закрыт транзистор 8, в базу которого не втекает ток. На выходе 9 микросхемы создается высокий уровень напряжения,,а входной транзистор благодаря действию обратной связи с базы на коллектор через резисторы ll и 12 ограниченно насыщается. о

При подаче на входы 14 высокого уровня логической "1" транзистор 3 открывается и через него течет ток в базу транзистора 8 и в резистор 10 °

При этом в начальный момент, когда транзистор 8 еще не включился и на его коллекторе имеется высокий уро„вень напряжения, в базу транзистора

8 задается избыточный ток, обеспечивающий быстрое его включение, иногда как через транзистор 13 ток протекать не может, поскольку напряжение íà его базе Равно Uggg+ О э.+ Up, где

0 и Upq - прямое напряжение на переходах база - эмиттер соответственно транзисторов 8 и 3; U -падение напряжения на резисторе 12.

Как только включится транзистор 8 напряжение на его коллекторе становится равным падению напряжения на резисторе 12 (0,25 8), открывается транзистор 13, и часть тока, протекавшая ранее через транзистор 3, потечет через транзистор 13 и диод 6 в коллектор транзистора 8. Базовый

Формула изобретения

1001480

5 ток транзистора 8 уменьшится (его

)величина будет определяться коэффициентом усиления транзистора 8), а весь избыточный ток будет протекать через транзистор 13 в коллектор вы- э ходного транзистора 8.

При этом напряжение между коллектором и эмиттером транзистора 3 достигает значения, равного падению напряжения на резисторах 11 и 12, и фик1В сируется на этом уровне 0,5 8} благодаря действию отрицательной обрат,ной связи с базы на коллектор транзистора 3 через дополнительный эмиттер входного транзистора 1.

1S

Падение напряжения на резисторах

11 и 12, включенных параллельно переходу коллектор - база транзистора 1, ниже уровня, при котором коллекторный переход начинает инжектировать., Поэтому при уровне напряжения логической "1" на входах 14 исключена -воэможность потребления как импульсного, так и статического тока.

Таким образом обеспечивается огра- 3 ничение степени насыщения транзисторов 3 и 13 парафазного каскада и транзистора 8 выходного каскада.

Если теперь на входах 14 вновь создавать низкий уровень напряжения, .3D транзисторы 3 и 13 быстро выключаются, при этом прекращается ток в базы выходного транзистора 8, который также в силу отсутствия избыточного базового заряда быстро выключается. При 3s этом существенно уменьшается бросок тока при выключении схемы.

Таким образом в предлагаемом устройстве обеспечивается ограничение насыщения всех активных элементов 40 схемы, что способствует увеличению ее быстродействия беэ применения диффузии золота и повышению экономичности:

Интегральная логическая схема, содержащая входной многоэмиттерный транзистор, база которого через резистор соединена с шиной питания, коллектор - с базой первого транзистора парафазного каскада, коллектор которого соединен с коллектором второго транзистора парафазного каскада и базой первого транзистора выходного каскада, коллектор которого через резистор соединен с шиной питания, эмиттер через диод - с коллектором второго транзистора выходного каскада, эмиттер которого соединен с общей шиной, база - с эмиттером первого транзистора парафазного каскада и че" рез резистор с общей шиной, коллектор первого транзистора парафазного каскада через резистор соединен с шиной питания, о т л и ч а ю .щ а я с >; тем, что, с целью увеличения быстродействия и уменьшения потребляемой мощности, введен резистивный делитель, включенный между базой и коллектором входного многоэмиттерного транзистора, средняя точка которого подключена к базе второго транзист ора парафазного каскада, эмиттер которого подключен к эмиттеру первого транзистора выход" ного каскада, база которого соединена с одним из эмиттеров входного многоэмиттерного транзистора.

Источники информации, принятые во внимание при экспертизе

1. Дж. Скорлет. ТТЛ интегральные схемы и их применение. И., "Ийр", 1974, с.52, фиг.3.13.

2. Авторское свидетельство СССР по заявке Р 2343681/18-21, кл. H 03 K 19/08, 1976.

1001480

Составитель А.Янов

Редактор А.Фролова Техред А.Ач

Корректор С.йекмяр

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ 1445/75 Тираж 934 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5