Управляемый делитель частоты с дробным коэффициентом деления

Управляемый делитель частоты с дробным коэффициентом деления

Иллюстрации

Показать все

Реферат

 

О Il И С А Н И Е <ияооззы

И3ОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

If АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6 I ) Дополнительное к авт. саид-ву (22) Заявлено 06 10.81 (21). 3343239/18 21 с присоединением заявки М (23) Приоритет (51)М, Кл.

Н 03 К 23/00

Гевуаарстввккмй комитет

СССР

Опубликовано 07.03.83.. Бюллетень М 9

Дата опубликования описания 07.03.83

Ю Евам кзввретеккй и вткрьпий (53) УД К 621.374. .4 (088.8) l с (72) Авторы изобретения

Н. Н. Будько и М. К. Шмид (71 ) 3 а я в и тел ь (54) УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ С ДРОБНЫМ

КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ

20

Изобретение относится к импульсной технике и может найти применение в цифровых приборах.

Известен управляемый делитель частоты с дробным коэффициентом деления, содержащий пересчетный блок, сумматор, вентили дробйой и целой части, элемент запрета, элемент задержки и триггер (1).

Недостатками указанного устройства являются низкое быстродействие и узкий диапазон частот следования входных импульсов, что обусловлено структурой устройства; содержащего последовательно включенные пересчетный блок и сумматор, для которого характерно низкое быстродействие.

Наиболее близким к предлагаемому по технической сущности является устройство, содержащее элемент запрета, вентиль, источник кода числителя. источник кода знаменателя, элемент ИЛИ, сумматор, триггер и элемент задержки (2).

Недостатком известного устройства является низкое быстродействие.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в управляемый делитель частоты с дробным коэффициентом деления, содержащий источник кода числителя, источник кода знаменателя и блок вентилей, введены. регистр, первый сумматор и второй сумматор, выход переноса которого соединен с управляющим входом блока вентипей, группа входов которого соединена с выходами нс. точника кода числителя, а группа выходов— с первой группой входов первого сумматора, вторая группа входов которого соединена с группой выходов второго сумматора. а выходы — с входами регистра, управляющий вход которого соединен с входной шиной, а выходы — с первой группой входов второго сумматора, вторая группа входов которого соединена с выходами источника кода знаменателя.

На чертеже представлена струк1урпая схема предлагаемого устройства.

Управляемый делитель частоты с дробным коэффициентом деления содержит источник 1

1003352 кода числителя, блок 2 вентилЕ, первый сумматор 3, регистр 4, источник 5 кода знаменате-. ля, второй сумматор 6.

Устройство работает следующим образом.

При поступлении сигнала на управляющий S вход регистра 4, в него записывается код, имеющийся на выходе первого сумматора 3.

Этот код представляет собой сумму двух кодов: кода, имеющегося на информационном выходе второго сумматора 6, и кода, индуцируемого источником 1.

Второй сумматор 6 производит сложение кода, имеющегося на выходе регистра 4, и кода нндуцируемого источником 5. Кроме ..ro. го, он формирует на выходе переноса выход 1S ной сигнал делителя частоты.

Переполнение второго сумматора 6 происходит, когда сумма двух слагаемых будет больше нли равна емкости второго сумматора

6. -Емкость второго сумматора 6 кратна числу щ п

2 и определяется выражением 2, где n— число разрядов второго сумматора 6, При переполнении второго сумматора 6 сигнал с его выхода переноса поступает на управляющий вход блока 2 и разрешает прохождение 25 сигнала, индуцируемого источником 1 на вход первого сумматора 3.

Связь выходов второго сумматора 6 с . входами первого сумматора 3 позволяет подавать на входы регистра 4 код имеющийся на 1Е входах второго сумматора 6, величина которого соответствует значению накопленного кода от момента последнего нереполиеиия второго сумматора 6 с добавлением значения кода, который имелся на Выходах второго сумматора 6 во время действия последнего сигнала переполнения.

Таким образом, периодически при переполнении второго сумматора 6 происходит сложение первым сумматором 3 кода, индуцируемого источником 1, и кода,. оставшегося после переполнения второго сумматора 6 íà его выходах.

Длительность импульса переполнения второго сумматора 6 равна промежутку времени между сигналом на входной шине, вызвавшим переполнение, и следующим сигналом на входной шине, который управляет записью кода с выходов" второго сумматора 6 в регистр 4 взамен кода, вызвавшего переполнение.

Таким образом, введение новых элементов, а именно регистра и двух сумматоров, позволяет повысить быстродействие устройства, следствием чего является расширение диапазона частоты входных сигналов, что расширяет возможности применения устройства.

Формула изобретения

Управляемый делитель частоты с дробным коэффициентом деления, содержащий источник кода числителя, источник кода знаменателя и блоквентилей,отличающий с я тем, что, с целью повышения быстродействия, в него .введены регистр, первый сумматор и второй сумматор, выход переноса которого соединен с управляющим входом блока вентилей, группа входов которого соединена с выходами источника кода числителя, а группа выходов — с первой группой входов

hepaoro сумматора, вторая группа входов которого соединена с группой выходов второго сумматора, а выходы — с входами регистра, управляющий вход которого соединен с входной шиной, а выходы — с первой группой входов второго .сумматора, вторая группа входов которого соединена с выходами источника кода знаменателя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР ND 656216, кл. Н 03 К 23/00, 1976.

2. Авторское свидетельство СССР Я 595863, кл. Н 03 К 23/00, 1975.

1003352

Составитель А. Поддубный

Техред M.Tenep

Корректор Г, Огар

Редактор С. Крупенина

Заказ 1590/46

Подписное

Тираж 934

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35„Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4