Арифметическое устройство цифрового вычислителя для самонастраивающихся систем автоматического управления

Арифметическое устройство цифрового вычислителя для самонастраивающихся систем автоматического управления

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИ Е

ИЗЬБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (1Ц1 004973 (61) Дополнительное к авт. с вид-ву (51)NL. Кл. (05 В 15/02 (22) Заявлено 09.11.81 (2! ) 3353780/18-24 с присоединением заявки ¹

Гееумрстееевье кеттетет (23) Приоритет

CCCP

Опубликовано 15.03.83.Бюллетень № 10 . Дата опубликования описания 17.03.83 (53) УДК á2-50 (088.8) . вв лелем взебретеекй к етерытий

;1

Ю.М.Гусев, B.À.Ñåìåðàí, P.Ó.Äàìèíoâ и М.Х.Йигабутдинов" -

Г

Я

Ф Д

Уфимский ордена Ленина авиационный институт йвь=Орцщоттйкттйй ам

° » -съ.ъ;„, .»: (72) Авторы изобретения (71) Заявитель (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО ЦИФРОВОГО ВЫЧИСЛИТЕЛЯ

ДЛЯ САМОНАСТРАИВАЮЩИХСЯ СИСТЕМ °

АВТОМАТИЧЕСКОГО УПРАВЛЕНИЯ

1.

Изобретение относится к автоматическому управлению, в частности к вычислительным устройствам самонастраивающихся систем.

Известно арифметическое устройство, содержащее блоки умножения, и применяется в составе системы, включающей пре-. образователь аналог код, запоминающий блок, преобразователь код-аналог, управляющие входы которых соединены с выходом блока управления, причем вход

1О системы соединен с выходом датчика управляемой координаты системы, а выход подключен к блоку подстройки параметров регулятора. Алгоритм его работы

15 основан на решении интегрального урарнения Вилера-Хопфа 1 .

Недостатком указанного устройства является необходимость больших аппаратурных затрат для получения приемлемой 0 точности, что обусловлено некорректностью задач данного типа.

Наиболее близким к изобретению по технической сущности является цифровое вычислительное устройство, содержащее блок умножения, первый и второй входы которого подключены к информационным входам устройства, формирователь дополнительных кодов„первый вход которого соединен с выходом блока умножения, а второй и третий входы — с соответствующими информационнымн входами устрой- ства, и последовательно соединенные накапливающие сумматоры, блок возведения в квадрат и сумматор, выход которого подключен к выходу устройства, причем управляющие входы блока умножения, накапливающих сумматоров, блока возведения в квадрат и сумматора соединены с соответствующими управляющими входами устройства (2 ).

Недостатками этого известного устрой ства являются сложность и, следователь» но, низкая надежность.

Ueab изобретения - упрощение устройства и повышение его надежности.

Указанная цель достигается тем, что в арнфлетическое устройство цифрового

4973 - 4

Блок ехема (фиг. 4) к<ммутатора включает дешифратор 68, группы алементов И 69, объединенные в группы 70, блок 71 сравнения.

Работа арифметического устройства совместно с системой автоматического управления происходит следуюшим образом.

На вход системы 11 аддитивно с уп1о равляюшим сигналом (уста вной) поступает сигнал с генератора 9, формируюшего пробный сигнал типа псевдослучайный двоичный (ПСДС). Управляемая координата у (т, ), содержащая сос1S тавляюшую реакции на пробный сигнал, поступает на преобразователь 1 аналог код, где результаты измерения дискретных значений сигнала представляются в цифровом коде. Арифметическое устрой о ство 2 обеспечивает вычисление коаффициентов разложения а; текущей импульсной переходной функции (ИПФ) по системе ортогональных функций Уолша где а

45 где Р(Ь - гд) — единичный ПСДС;

ЧМ (r>) - ортогональные функции

Уолша.

3 100 вычислителя для самонастраиваюшихся систем автоматического управления введен коммутатор, информационный вход которого соединен с выходом формирователя дополнительных кодов, уаравляюший вход - с соответствующим управляющим входом устройства, а выходы - с входами соответствующих накапливаюших суммат.оров.

Г!ри атом коммутатор содержит блок сравнения и последовательно соединенные дешифратор и группы элементов И, выходы которых подключены к выходам коммутатора, а вторые входы - к соответствующим входам блока сравнения и к информационным входам коммутатора, управляющие входы которого соединены с соответствующими информационньпми входами дешифратора, причем выход блока сравнения подключен к управляюшему входу дешифратора и к сигнальному выходу коммутатора.

На фиг. 1 представлена блок-схема самонастраивающейся системы автоматического управления; на фиг. 2 - блок- 2 схема арифметического устройства; на ф п . 3 .- блок-схема примерной реализации блока управления; на фиг, 4 — блок-схема коммутатора.

Блок-схема (фиг. 1 ) самонастраиваюшейся системы автоматического управления включает преобразователь 1 анало » код, арифметическое устройство 2, запоминающее устройство 3, преобразователь

4 .код-aí àë î0ã, блок 5 управления, датчик

6 управляемой координаты, блок 7 настройки., регулятор 8 с объектом управления, генератор 9 пробных сигналов, блок 1 0 сложе ния, вход системы 1 1 .

Блок-схема (фиг. 2) арифметического устройства включает. блок 1 2 умножения, состоящий из регистра множителя 13, регистра множимого 14, сумматора 15 и элемента И 16, формирователь 17 дополнительных кодов, накапливаюшие сумматоры 18, блок 19 возведения в квадрат, состоящий из регистра множителя 20, регистра множимого 21, сумматора 22 и элемента И 23, сумматор 24, коммутатор 25, входы 26-41 устройства.

Блок схема (фиг. 3) примерной реализации блока управления включает генератор 42 тактовых импульсов 42, сдвигаюший регистр 43, состояший из ячеек

431-4315. Распределитель 44 íóÂ сов, счетчик 45 адреса, дешифратор 46 адреса, логические узлы 47-51, состоящие из счетчиков 52 - 56 и элементов

И 57 - 66, элемент ИЛИ 67. текушее значение коаффициента разложения ИПФ по системе ортогональных функций Уолша; интенсивность пробного сигнала; ордината выходного сигнала объекта в дискретные моменты времени S, минимальный период ПСДС; число данных в максимальном периоде ПСДС Т = Мд,. свертка функций Уолша -и ПСДС, вычисляемая по формуле

S0

Значение Ч; (S>) хранятся в запоминающем устройстве 3. Значения коаффициентов разложения требуемой ИПФ (ц;, ТР) вычисляются заранее и вводятся в, запсминающее устройство 3.

Кроме того, арифметическое устройство 2 обеспечивает вычисление сигнала самонастройки, представляющего собой сумму квадратов разности всех коэффи973 4 со счетчика 53 логического узла 48, который соответствует 3 и управляет прэ хождением кода произведения в накапливающие сумматоры 15 . По коду i, поданному на вход 32, дешифратор 68 вы дает сигнал 1" на первые входь| одной из групп элементов И 70, разрешая прохождение через нее кода произведения в соответствующий накапливающий сумматор 15, если отсутствует сигнал на управляющем входе дешифратора 68 с выхода блока 71 сравнения. Блок 71 сравне-. ния осуществляет анализ информативности передаваемого числа и,если его модуль меньше заранее заданной величины, выдает сигнал, запрещающий передачу кода чис- ла через коммутатор 25. Этот сигнал подается также на сигнальный выход коммутатора 25 и далее на управляющий вход соответствующего накапливающего сумматора 15, запрещая операции приема кода.

Сигнал с ячейки 43 осуществляет запись 1 в ячейку 43, при этом находится следующее произведение чисел, записанных в регистрах 13, 14 блока умножения, q(S>). V;(SZ), i =2,S =1.

Это произведение поступает через ком, мутатор 25 во второй накапливающий сумматор и т.д. до тех пор, пока пока зание счетчика 63 логического узла 48 не станет равным числу М, соответствую щему числу коэффициентов разложения .ИПФ. Если показание счетчика 53 равно

М, сигнал с ячейки 43- записывает 1 в ячейку 438 и в счетчик 54 логического узла 49. Сигнал с ячейки 43 8 сбрасывает на О" регистр множимого 14 блока 12 умножения и счетчик 53 логического узла 48 записывает 1 в ячейку 432, если показание счетчика 54 меньше числа й, соответствующего числу. значений управляемой координаты У (), .

5 =1,...,М. Сигнал с ячейки 430 зат:сывает 1 в ячейку 43, если показание счетчика 54 равно числу М.

Таким образом, в накапливающих сумматорах 18 записаны разности коэффициентов разложения текущей ИПФ и соответствующих коэффициентов разложения требуемой ИПФ. Сигнал с ячейки 439 считывает сигнал с первой ячейки рас пределителя 44 импульсов, осуществляя передачу кода из накапливающего сумматора 18 (первого) в регистры 20 и 21 блока 19 возведения в квадрат, и под готавливает цепь установки в О этого накапливаюн(его сумматора. По сигналу с ячейки 43 <0 осуществляется установка

5 1 004 циентов разложения текущей и требуемой ИПФ по формуле

М

У.=Е (; ñr„,òð) где М вЂ” число вычисляемых коэффициентов разложения el..

Сигнал с ячейки 43. блока управления считывает коды коэффициентов разложения требуемой ИПФ (д;, тр), с за- . поминающего устройства 3 в накапливающие сумматоры 18.и сбрасывает на

О сумматор 24, регистр множимого

14, счетчик 15 адреса, счетчики 53-56 блока управления.

В следующем такте через интервал времени, зависящий от периода генератора 42 тактовых .импульсов, сигнал с ячейки 43 считывает код с преобразователя 1 аналог-код в регистр множи- 20 мого 14. Сигнал с ячейки 43 сбрасывает на О регистр множителя 1 3, сумматор 15 блока 12 умножения и записывает "1" в счетчик 45 адреса. Сигнал с ячейки 43 4 считывает код свертки функции Уолша. По сигналу с ячейки

435 осуществляется передача кодов из регистра многожимого 14 в сумматор

15. Если младший разряд регистра мыс жителя равен "1", производится пораз- 30 рядное суммирование и запись 1 в счет чик 52 логического узла 47. По сигналу . с ячейки 436 осуществляется сдвиг регистра множителя 13 и сумматора 15 на один разряд вправо, запись 1 в ячей.з ку 43> блока управления, если показания счетчика 52 логического - узла 47 мень ше числа К - разрядности чисел в регист.рах.

Таким образом, за К тактов сигналами с ячейки 436 осуществляется перемножение чисел У (9д), 5 =1, записанных в регистр множимого 14 и V) (Sg), 1 =.

1,5 =1, записанных в регистр множителя 13, сигнал с ячейки 43 6 осуществляет запись 1 в ячейку 43 и в счетчик 53 логического узла 48, если показание счетчика 52 логического узла 47 равно К. Сигнал с ячейки 43 выводит код произведения из сумматора 15 в 1- и

50 (i =1) накапливающий сумматор 18 через комм„-татор 25. При этом, если знаки умножаемых чисел противоположны, то с помощью формирователя 17 дополнительных кодов в накапливающий сумматор код произведения подается в обS5 ратном коде, а в случае совпадения— в прямом коде. На управляющий вход 32 дешифратора 68 при этом подается код

7 100

0 упомянутого накапливающего сумматора 18. 11епи установки "0" остальных накапливающих сумматоров заперты до прихода ооответствующих сигналов с рас» пределителя 44 импульсов. ПЬ сигналу с 5 ячейки 43 „осуществляется передача кодов из регистра. множимого 21 блока

19 возведения в квадрат в сумматор 22, если младший разряд регистра множителя равен "1", и осуществляется поразрядное суммирование. По сигналу с ячейки 43. осуществляется сдвиг регистра множителя 20 и сумматора 22 блока 19 возведения в квадрат на один разряд вправо, запись "1 в ячейку 43<1 блока управле-15 ния, если показание счетчика 55 логического узла 50 меньше числа К, соответст- вующего числу разрядов кодов чисел, либо записывается "1" в ячейку 43„, если показание счетчика 55 равно К. Таким 20 образом за К тактов сигнала с ячейки

43.> осуществляется возведение в квадрат числа, записанного в регистрах 20 и

21, По сигналу с ячейки 43 осуществляется вывод кода произведений из сумма- 25 тора 22 блока 19 в<хзведения в квадрат- . в "сумматор 24 и запись "1" в счетчик

56 логического узла 51. По сигналу с ячейки 4 3., осуществляется сброс на 0 регистров и сумматора блока 19 возве- Зо дения в квадрат,,запись 1 в ячейку

43, сброс на 0 счетчика 55 логичео1 кого узла через элемент ИЛИ 67,если по» казание счетчика логического узла 51 ме ныне чиспа Й . Этот же сигнал с ячейки 43 qg осуществляет за пись "1" в ячейку 43, если содержи.мое счетчика 56 логического узла 51 равно IV .

Таким образом, если содержимое счет- о чика 56 меньше числа М, то в следующем такте сигнал с ячейки 4-3 g считывает сигнал со второй ячейки распределителя 44 импульсов, который осуществляет передачу кода накапливающего сумма- 5 тора 18 (второго) в регистры блока 19 возведения в квадрат. За Й +1 тактов распределителя 44 импульсов в сумматоре 24 оказывается записанное число, соответствующее величине сигнала самс

50 настройки. Сигнал с ячейки 431 выводит код сумматора 24 на вход преобразователя 4 код-aíaëîã. Аналоговая велть чина, соответствующая вычисленному значению сигнала самонастройки, с выхода преобразователя 4 поступает на вход

55 блата 7 настройки параметров регулятора. Блок 7 настройки параметров регулятора изменяет параметры системы управ4973 8 ления с целью приближения их к требуе-! мым.

Предложенное арифметическое устройство цифрового вычислителя является более простым, требующим меньших аппаратурных затрат, и вследствие этого более надежным по сравнению с прототипом.

Формула изобретения

l. Арифметическое устройство цифрового вычислителя для самонастраивающихся систем автоматического управления, содержащее блок умножения, первый и второй входы которого подключены к информационным входам устройства, формирователь дополнительных кодов, первый вход которого соединен с выходом блока умножения, а второй и третий входы - с соответствующими информационными входами устройства, последовательно соединенные накапливающие сумматоры, блок возведения в квадрат и сумматор, выход которого подключен к выходу устройства, причем управляющие входы блока умножения, накапливающих сумматоров, блока возведения в квадрат и сумматора соединены с соответствующи- . ми управляющими входами устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения и повышения надежно сти устройства, в него введен коммутатор, информационный вход которого соединен с выходом формирователя дополнительных кодов, управляющий входс соответствующими управляющим входом устройства, а выходы - с входами соответствуюших накапливающих сумматоров.

2. Устройство по п. 1, о т л и ч аю ш е е с я тем, что коммутатор содержит блок сравнения и последователт но соединенные дешифратор и группы элементов И, выходы которых подключены к выходам коммутатора, а вторые входы - к соответствующим входам блока сравнения и к информационным входам коммутатора, управляющие входы которого соединены с соответствующими информационными входами дешифратора, причем выход блока сравнения подключен к управляющему входу дешифратора и к сигнальному выходу коммутатора.

Источники информации, принятые во внимание при. акспертизе

1. Аналитические самонастраивающиеся системы автоматического управ9 10 ления. Под ред. В.В.Солодовникова.

Сбориик статей. Машиностроение, 1 965, с. 105;

04973 10

2. Авторское свидетельство СССР

N. 642677, кл. С 05 В 15/00, 1977 (прототип);

1004973

Fu>. 2 оо )vз

1 004973

Составитель С; Дунаев

Редактор М, Келемеш Техред E Õàpèòîí÷èê Корректор Е. Рошко

Заказ 1893/60 Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4