Ассоциативная запоминающая матрица

Ассоциативная запоминающая матрица

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (1 ОО5188 (61) Дополнительное к авт. саид-ву— (22) Заявлено 291081 (21) 3348055/18-24

Р М g+ з с присоединением заявки ¹â€”

G 11 С 15/00

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет—

Опубликовано 150383. Бюллетень № 10

Дата опубликован и я описания 1 5 0 3,8 3 (И1УДК681. 327 (088. 8), . 7. -. л; -, . °;

Т.И.Зрелова, Г.N.Ïonoâà и Т.A.ÊëäèàøâÈëè

° .. -0.у < (72) Авторы изобретения (71) Заявитель

Ордена Ленина институт проблем управления (54) АССОЦИАТИВНАЯ ЗАПОМИНАЮЩАЯ МАТРИЦА

Изобретение относится к запоминающим .устройствам и может быть использовано в ассоциативных процессорах.

Известна ассоциативная запоминающая матрица, содержащая запоминающие ячейки, подключенные к управляющим шинам).1).

Недостатком этой ассоциативной матрицы является отсутствие информации о правильности ее функционирования.

Наиболее близкой к изобретению является ассоциативная запоминающая матрица, содержащая ассоциативные ячейки, каждая из которых состоит из элемента памяти, элементов записи и сравнения, причем выходы элементов записи подключены к соответствующйм входам элемента памяти, выходы которого подключены к первым двум вкодам элементов сравнения, выходы которых подсоединены к шине результата onроса данной. строки, первые входы элементов записи ячеек каждой строки подключены к адресной шине данной строки, вторые входы элементов записи и втори, входы элементов сравнения ячеек Ркаждбго столбца соединены попарно и подключены к соответствующим информационным шинам каждого столбца(2).

Однако отсутствие в этой ассоциативной запоминающей матрице элементов, выдающих информацию.о hpaвильности функционирования матрицы, снижает, ее эксплуатационную надежность и является препятствием для построения высоконадежных ассоциативных устройств и процессоров.

Целью изобретения является повыаение надежности ассоциативной: запоми« нающей матрицы за счет повышения контролепригодности и достоверности ее функционирования, сокращения времени обнаружения неисправности и локализации ее в рабочем режиме матрицы, что также повышает ремонтопригодность и коэффициент, готовности матрицы.

Поставленная цель достигается тем, что в ассоциативную запоминающую матрицу, -содержащую запоминающие ячейки, каждая из которых состоит из элемента памяти, двух элементов сравнения и двух элементов записи, выходы которых подключены ко входам элемента .памяти, выходы которого соединены с первыми входами элементов

30 сравнения, выходы которых подключе1005188 ны к шине результата опроса соответствующей строки, причем первые входы элементов записи подключены к адресной шине строки, вторые входы элементов записи и вторые входы элементов сравнения каждого столбца мат- 5 ,рицы соединены попарно и подключены к информационным шинам соответствующего столбца, введены элементы И по числу строк матрицы, входы каждого из которых подключены к"ад- 10 ресной шине и шине результата опроса одноименной строки матрицы, блок свертки по модулю два, одни из входов которого соединены с информационными шинами матрицы, а другой вход 15 является контрольным входом матрицы, и триггер, вход которого соединен с выходами элементов И и выходом блока свертки по модулю два, а выход является контрольным выходом матрицы.20

На чертеже представлена структурная схема ассоциативной запоминающей матрицы.

Матрица содержит запоминающие ячейки 1, каждая из которых включает в себя элемент 2 памяти, элементы 3 записи, элементы 4 сравнения. Первые входы элементов 3 записи и элементов 4 сравнения, принадлежащих одному столбцу матрицы, объединены и подключены соответственно к информационным шинам 5,6 столбца. Вторые входы элементов. 3 записи соединены построчно с соответствующей адресной шиной 7.

Выходы элементов 4 сравнения каждой ячейки матрицы объединены построчно 35 шиной 8 результата опроса. Каждая строка матрицы содержит двухвходовой элемент 9, подключенный своими входами к адресной шине 7 и к шине 8 результата опроса данной строки. 40

Выходы элементов И 9 объединены и подключены к единичному входу 10 триггера 11. Информационные шины 5,6 столбцов и контрольный вход 12 матрицы соединены со входами блока 13 45 свертки по модулю два. Выход 14 блока 13 также подключен к единичному входу 10 триггера 11, выход 15 которого является контрольным выходом матрицы.

Матрица работает следующим образом

При выполнении операции записи на адресуню шину 7 подается сигнал логической "1", разрешающий запись через элементы 3 записи в элемент 2 памяти информации, поданной на ин- 55 формационные шины 5 и 6, при этом на шине. 8 результата опроса элементы 4 сравнения при правильном функционировании вырабатывают сигнал логического "0". 60

В случае наличия одиночной неисправности на входах и выходах всех элементов ячейки 1 элементов 3 записи, элемента 2-памяти и элементов 4 сравнения за исключением неисправнос-65 ти типа "Тождественный 0" на выходах элементов 4 сравнения, на шине 8 результата опроса появляется сигнал логической "1".

При проверке правильности функционирования ячеек 1 во время операции записи на один вход элемента И 9 поступает сигнал разрешения проведения контроля в виде логической "1" с адресной ши ны 7, а на другой вход поступает сигнал с шины 8 результата опроса, который при правильном функционировании равен значению логического "0", а при наличии неисправности в какой-либо ячейке 1 данной строки равен значению логической "1". В первом случае выход элемента И 9 равен значению логического "0", во втором случае на выходе элемента 9 соответствующей строкн появляется сигнал ошибки, равный логической "1".

Сигналы ошибки от каждой строки ассоциативной запоминающей матрицы поступают на вход 10 триггера 11 которой служит для записи сигналов ошибок. На тот же вход 10 триггера 11 поступает сигнал с выхода 14 блока 13.

Информация на шины 5,6 матрицы поступает в сопровождении контрольного разряда по четности, подаваемого на вход 12. Информационные входные сиг-. ,налы матрицы с учетом сопровождающего контрольного разряда попарно сворачиваются в блоке 13. В случае наличия ошибки (нечетной кратности) в поступающей информации на выходе 14 блока 13 появляется значение логической "1", которое поступает на вход 10 триггера 11, что приводит также к появлению сигнала ошибки на контрольном выводе 15 ассоциативной матрицы.

Положительный эффект от использования предлагаемой ассоциативной матрицы в процессорах и в запоминающих устройствах вычислительных систем заключается в повыаении их эксплуатационной надежности и достигается как в рабочем режиме работы матрицы, так в режиме профилактического тестового контроля. В рабочем режиме в момент записи информации в матрицу повышается достоверность функционирования матрицы. В режиме тестирования сокращается время обнаружения неисправностей и время поис-. ка места неисправности (в 1,5 раза).

Все этого в совокупности повыаает ремонтопригодность и коэффициент готовности матрицы. !

Введение в матрицу элементов И, блока свертки по модулю два и триггера может быть осуществлено на любом уровне: в корпусе интегральной схемы, на уровне .платы, на уровне функционального законченного узла ассоциативной матрицы или на уровне всей матрицы.

1005188

Формула изобретения ны элементы И по числу строк матрицы, входы каждого из которых подклюАссоциативная запоминающая матрица, чены к адресной шине и шине резульсодержав ая запоминающие ячейки, каж- ..-тата опроса одноименной строки матдая из которых состоит нз элемента рицы, блок свертки по модулю два, памяти, д ух элементов сравнения 5 одни из входов которого соед иены и двух элементов заПиси, выходы ко- с информационными шинами матрицы, торых подключены ко входам элемента . а другой вход является контрольным памяти, выходы которого соединены входом матрицы, и триггер, вход кос первыми входами элементов сравнения, торого соединен с выходами элеменвыходы которых подключены к шине 1О тов. И и выходом блока свертки по мо результата опроса соответствующей дулю два, а выход является контрольстроки, причем первые входы эле- ным выходом матрицы. ментов записи подключены к адресной шине строки, вторые входы элементов Источники информации, записи и вторые входы элементов IS принятые во внимание при экспертизе сравнения каждого столбца мат- 1. Однородные микроэлектронные рицы соединены попарно и подключе- ассоциатив ные процессоры. М., "Советны к информационным шинам соответ- ское радио", 1973, с.52. ствующего столбца, о т л и ч а ю- 2. Авторское свидетельство СССР щ а я с я тем, что, с целью повыше- р Ф 615543, кл, 6 11 С 15/00, 1976 ния надежности матрицы, в нее введе- (прототип).

ВНИИПИ Заказ 1911/71 Тираж 592 Подписное

Филиал ППП "Патент", г.ужгород,ул.Проектная,4