Устройство для измерения и контроля параметров аналого- цифровых преобразователей

Устройство для измерения и контроля параметров аналого- цифровых преобразователей

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (11) 1005297

Сото з Советск их

Социалистических

Республик (61) Дополнительное к авт. свид-ву (51)M. Кл. (22)Заявлено 23.02.81 (2() 3250977/18-21

Н 03 К 13/02 с присоединением заявки №

Гесударствеиный кемвпт (23) Приоритет

Опубликовано 1 5. 03 .83 ° Бюллетень №

Ю лелям изебретенкй и еткрытий (53) УДК 681 ° 325 (088;8) Дата опубликования описания 17.03.83 т =м б

4 а -в-.-

В.И. Беда, И.Ю. Сергеев, Е.Т. Володарский, 10.f.. Шумков, 10.П. Белянин и В.И. Иванов

1 и с

Киевский ордена Ленина политехнический инсти ут им :50.-летия

Великой Октябрьской социалистической революции (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ И КОНТРОЛЯ ПАРАМЕТРОВ

АНАЛОГО-ЦИФРОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ

t

Изобретение относится к измерительной технике и предназначено для автоматического контроля и измерения параметров аналого-цифровых пре- образователей (АЦП),. а также может быть использовано при построении информационно-измерительных систем.

Известно устройство для проверки аналого-цифровых преобразователей, содержащее источник входного сигнала, выход которого соединен с первыми входами образцового и проверяемого аналого-цифровых преобразователей и через умножитель частоты соединен с первым входом вентиля, второй вход которого соединен с выходом счетчика, а второй вход соединен с первым выходом переключателя, второй выход которого соединен с первым входом элемента ИЛИ, а вход через кнопку соединен с входной шиной устройства, второй вход элемента ИЛИ соединен с выходом вентиля и с входом первого делителя частоты, выход которого соединен с входом счетчика, выход элемента ИЛИ соединен с вторыми входами образцового и проверяемого аналогоцифровых преобразователей, а выход второго делителя частоты соединен с входами регистрирующего устройства, выход. элемента ИЛИ через линию задержки соединен с первым входом реверсивного счетчика, второй вход которого соединен с выходом проверяемого аналого-цифрового преобразовате- ля, выход образцового аналого-цифрового преобразователя соединен с первым входом устройства сравнения кодов, второй вход которого соединен с выходом реверсивного счетчика, а первый, второй и третий выходы соединены соответственно с входом генерато20 ра импульсов и с третьим и четвертым входами реверсивного счетчика, пятый вход которого соединен с выходом генератора импульсов и входом второго делителя частоты $1).

3 10052

Однако данное устройство не обеспечивает достаточную точность измерения параметров аналого-цифровых преобразователей и имеет ограниченные функциональные возможности. S

Известно устройство для измерения характериатик аналого-цифровых преобразователей, содержащее источник входного сигнала, выход которого соединен с первыми входами образцового и проверяемого аналого-цифровых преобразователей, причем выход образцо-. вого аналого-цифрового преобразователя соединен с первым входом блока сравнения кодов, второй вход которого соединен с выходом реверсивного счетчика, а первый, второй и третий выходы соединены соответственно с входом генератора импульсов и с первым 20 и вторым входами реверсивного счетчика, третий вход которого соединен с выходом генератора импульсов и входом делителя частоты, выход элемента ИЛИ через линию задержки соеди- 25 . нен с четвертым входом реверсивного счетчика, пятый вход которого соединен с выходом проверяемого аналогоцифрового преобразователя, первый вход вентиля соединен с выходом триг- S0 гера, первый вход которого соединен с первым выходом переключателя, второй выход которого соединен с первым входом элемента ИЛИ, а вход через кнопку соединен с входной шиной устройства, второй вход элемента ИЛИ соединен с выходом вентиля, выход элемента ИЛИ соединен с вторыми входами проверяемого и образцового аналого-цифровых преобразователей, выход делителя частоты соединен с входами регистрирующего блока, причем синхронизатор подключен своим выходом к управляющему входу вентияя, а входом - к четвертому выходу блока сравнения кодов и к первому входу задатчика максимальной погрешности, второй вход которого соединен с выходом генератора, а выходы задатчика максимальной погрешности, образцового и проверяемого аналого-цифровых пре50 обраэователей подключены к входам элемента памяти, при этом выход вентиля подключен к входу счетчика количества измерений, выход которого подключен к входу счетчика количества измерений, выход которого подключен к управляющему входу делителя частоты и второму входу триггера 2 .

Однако данное устройство имеет ограниченные функциональные возможности, так как оно позволяет определять лишь значения статической погрешности преобразования проверяемых АЦП.

Целью изобретения яВляется расширение функциональных возможностей и повышение достоверности результатов исследований.

Поставленная цель достигается тем, что в устройство для измерения и контроля параметров аналого-цифровых преобразователей, содержащее источник входного сигнала, выход которого соединен с первыми входами проверяемого и образцового аналого-цифровых преобразователей, управляемый генератор импульсов, управляемую линию задержки и регистрирующий блок введены первый и второй преобразователи код-напряжение, коммутатор кодов, блок компараторов и вычислительный блок, причем выход первого преобразователя код-напряжение соединен с первым входом источника входного сигнала, а вход соединен с выходом коммутатора кодов, первый, второй и третий входы которого соединены соответственно с первым, вторым и третьим выходами вычислительного блока, четвертый выход которого соединен со входом второго преобразователя код-напряжение, пятый - со входом управляемого генератора импульсов, шестой - с первым входом регистрирующего блока, седьмой - со вторым входом последнего и первым входом правляемой линии задержки, при этом первый и второй входы соединены с первым выходом управляемого генератора импульсов, третий вход - с выходом образцового аналого-цифрового преобразователя, а четвертый с третьим входом регистрирующего блока и с выходом блока,компараторов, информационные входы которого соответственно соединены с выходами проверяемого аналого-цифрового преобразователя, управляющий вход соединен с выходом второго преобразователя код-напряжение, а вход синхронизации соединен со вторым выходом управляемого генератора импульсов и со вторым входом источника входного сигнала, а третий выход - со вторым входом управляемой линии задержки, выход которого соединен со вторым входом проверяемого аналого-цифрового преобразователя.

297 6 тельный блок 15, состоящий из дешифратора 16, счетчиков 17 и 18 импульсов, регистров 19-23, узла 24 вычитания кодов, сумматора 25 и узла 26 сравнения кодов, коммутатор 27 кодов, образцовый аналого-цифровой преобразователь .28.

Устройство работает следующим образом.

Устройство позволяет производить контроль уровней напряжений логических "0" и н!" выходного кода проверяемого аналого-цифрового преобразователя (АЦП) 5. Для контроля напряжения логического "0" на выходах АЦП 5 с дешифратора 16 вычислительного блока 15 на вход регистра 21 поступает код нулевой точки (Ир) диапазона .изменения входного сигйала проверяемого АЦП 5 (т.е. код входного сигнала, соответствующего выходному коду АЦП 5 вида 00,...,00) . Одновременно с дешифратора 16 на регистр 23 поступает код команды для управляемого генера тора 1. По данной команде формируется"

f режим работы управляемого генератора 1 (потенциальный режим) и осуществляется его запуск. Тактовые импульсы с управляемого генератора 1 поступают на счетчики 17 и 18 импульсов вычислительного блока 15 для синхронизации работы отдельных узлов устройства. Первый тактовый импульс с управляемого генератора 1, поступающий на счетчик 17, формирует с дешифратора 16 команду на коммутатор кодов 27, согласно которой через коммутатор кодов 27 на вход первого .преобразователя 8 код-напряжение поступает код (М ) нулевой точки диао пазона, записанный в регистре 2!. На выходе преобразователя 8 устанавливается соответствующее значение напряжения, которое поступает на управляемый источник 3 тока источника 2 входного сигнала. Под воздействием напряжения с выхода преобразователя 8 управляемый источник 3 тока генерирует соответствующее значение тока, который через диодный коммутатор 4 поступает на нагрузку, которой является входное сопротивление проверяемого АЦП 5. Диодный коммутатор 4 управляется выходным сигналом управляемого генератора 1 импульсов. В потенциальном режиме работы управляемого генератора 1 выходной сигнал является потенциалом, обеспечиваоцим открытое состояние диодного коииутато5 -l 005

Кроме того, вычислительный блок содержит первый и второй счетчики импульсов, дешифратор, узел вычитания кодов, сумматор, узел сравнения кодов и первый, второй, третий, % четвертый и пятый регистры, причем выходы дешифратора подключены соответственно к первым входам первого, второго, третьего, четвертого и пятого регистров и к третьему о выходу блока, второй же выход его соединен с выходом первого регистра, второй вход которого соединен с выходом сумматора, первый вход ко" торого соединен с выходом. узла вычитания кода, первый зход которого соединен с третьим входом блока, а второй вход соединен с выходом второго регистра, вторым входом сумматора, первым выходом блока и с первым выходом узла сравнения кодов, второй вход которого. соединен с четвертым входом блока, а третий и четвертый входы с выходами третьего регистра, а выход соединен с шестым выходом блока и с первым входом первого счетчика, второй-.вход которого соединен со вторым входом блока, а выход соединен с седьмым выходом блока, первый вход которого через второй 30 счетчик соединен со входом дешифратора, а четвертый и пятый выходы блока соединены соответственно с вы-ходами четвертого и пятого регистров.

Блок компараторов содержит И -компараторов, первые входы которых соединены с информационными входами блока, вторые входы с управляемым входом блока, а выходы соответственно со вхо-4в дами регистра запоминания кода, выход которого соединен с выходом блока, а управляющий вход - со входом . синхронизации блока.

На чертеже представлена схема устройства для измерения. и контроля параметров аналого-цифровых преобразователей, содержащего управляемый гене-ратор 1 импульсов, источник 2 входного сигнала, состоящий иэ управляемого источника 3 тока и диодного коммутатора 4, проверяемый аналого-цифровой преобразователь 5, регистрирующий блок 6, управляемую линию задержки 7, первый:преобразователь 8 код-напряжение, второй преобразователь 9

И код-напряжение, блок 10 компараторов, состоящий из компараторов 11-13 и регистра 14 запоминания кода, вычисли2$

7 10052 ра 4. Таким образом, на нагрузке источника 2 входного сигнала, которой является входное сопротивление АЦП 5, формируется сигнал U, соответствуюо щий нулевой точке диапазона. Данное $ значение сигнала измеряется образцовым АЦП 28 и получаемый кодовый эквивалент ti характеризуется погрешI ностью, вносимой преобразователем 8 и источником 2. Коды цо с регистра 21 и t4 с образцового АЦП 28 вью читаются в узле 24 вычитания кодов, а полученная разность добавляется в сумматоре 25 к величине N< постуI пающей с регистра 21. Скорректированное значение кода и „= P!i>+(g 1 ) хранится в регистре 19 и с его выхода поступает на коммутатор кодов 27.

Начинал со второго цикла работы устройства, по команде с дешифратора l6 коммутатор кодов 27 передает скорректированное значение кодовй „ Коррекция значения входного сигнала проверяемого ЛЦП 5 до значения, соответствующего выходному коду вида, 00,...,00, продолжается аналогично на протяжении и циклов, количество которых априорно выбирается из условия ! обеспечения заданной точности установки. По истечении и циклов работы уст- $0 ройства, количество которых фиксируется счетчиком 17, с дешифратора 16 на регистр 23 поступает новая команда на управляемый генератор 1, дополнительно разрешающая выдачу синхроимпуль- $$ са с управляемого генератора 1 на управляемую линию задержки 7. При этом, величина задержки, заведомо превышающая время переходных процессов ИР 5, задается соответственно числу, запи- go санному в счетчике 18 вычислительного блока 15. Задержанный синхроимпульс с выхода управляемой линии задержки 7 запускает проверяемый АЦП 5, который осуществляет преобразование нулевого входного сигнала в соответствующее значение кода. Выходной код

АЦП 5 поступает на первые входы компараторов 11-13 блока 10 компара о" ров, на вторые входы которых поступа. ет опорное напряжение с выхода второго преобразователя 9 код-напряжение, соответствующее верхней (по абсолютной величине) границе диапазона напряжений логического "0". Значение верхней границы диапазона напряжения

$$ логического нуля задается кодом, поступающим с дешифратора l6 вычислительного блока 15 и хранящемся в регистре 22, выход которого подключен ко входу преобразователя 9 код-напряжение. Максимальное количество компараторов 11-13 соответствует количеству разрядов выходного кода АЦП 5.

Выходные разряды АЦП 5, в которых напряжение логического нуля лежит в допустимых пределах (т.е. меньше опорного сигнала), при сравнении с ним дают на соответствующих выходах компараторов логический "0", а разряды, где напряжение "0" больше опорного сигнала (т.е. выходит эа границы допустимого), проявляют себя появлением логической "1" .на выходах соответствующих компараторов. Выходы компараторов 11-13 подключены к регистру 14 запоминания кода блока 10 компараторов, где фиксируется выходной код АЦП 5 по управляющему сигналу . с генератора 1. С выхода регистра 14 выходной код АЦП 5 поступает. на регистрирующий блок 6. Наличие логических "1" в разрядах данного кода говорит о неверной работе соответствующих разрядов проверяемого АЦП 5.

Аналогично производится контроль значений напряжения логической "1" в выходных разрядах АЦП 5. При этом на входе проверяемого АЦП 5 устанавливается максимальное значение входного сигнала (т..е. такое, которое соответствует выходному коду

АЦП 5 вида 11,...,11), а в регистр 22 записывается код напряжения, соответствующего нижней (по абсолютной величине границе диапазона напряжений логической н!". Выходной код АЦП 5 поступает на регистрирующее устройство 6. Наличие логических "0" в разрядах выходного кода говорит о неверной работе соответствующих разрядов проверяемого РЦП 5.

Так как с помощью регистра 22 и преобразователя 9 возможно задание различных опорных сигналов для компараторов 11-13, данное устройство позволяет разбраковывать по уровню напряжений логических "0" и "1" различные по типу применяемой логики аналого-цифровые преобразователи.

При исследовании статической погрешности преобразования АЦП 5 устройство работает следующим образом.

С дешифратора 16 вычислительного блока 15 на вход регистра 21 поступает код (tip) поверяемой точки диапазона изменения входного сигнала

1005297 10

MepAeMoro сигнала ®к фиксируется в блоке 10 компараторов и запоминаью ется в регистре 14. запоминания кода.

Далее с дешифратора 16 на регистр 23

5 вычислительного блока 15 поступает новая .команда на. управляемый генератор 1 импульсов, которая переводит генератор 1 в динамический режим работы (на выходе генератора формируются импульсы напряжения фиксированной ов5, 20

5. або- 25 процессов проверяемого АЦП 5 (Tnepnpog) АЦП 5 (где к - номер точки). Дальнейший процесс формирования входного сигнала U с заданной точност аналогичен описанному выше режиму.

Задержанный синхроимпульс с выхода управляемой линии задержки 7 запускает проверяемой АЦП 5, который осуществляет преобразование напряжения 0К к-й поверяемой точки диапазона в соответствующее значение выходного кода (Н ) АЦП 5

Зафиксированный выходной код (Мк) проверяемого АЦП 5 поступает на ре гистрирующий блок 6 и на узел 26 сравнения кодов вычислительного бл ка 15..Узел 26 сравнения кодов сра нивает.начальный кодовый эквивалент (Й ) поверяемой точки диапазо на изме ения входного сигнала АЦП поступающий с регистра 21, и полученный в результате преобразования выходной код М," проверяемого АЦП

При этом вычисляется абсолютное зн чение статической погрешности прео раэования АЦП 5 k = )N1 - М„1в к довом представлении и происходит сравнение полученного значения ста тической погрешности .АЦП 5 с задан ными иэ регистра 20 вычислительного блока 15 допустимыми значениями ста- зв тической погрешности. В результате вырабатывается сигнал "Норма", свидетельствующий о том, что у проверяемого АЦП 5 статическая погрешность не превышает допустимых значе35 ний (в допусковой области) и передается на регистрирующий блок 6. В противном случае значение абсолютной статической погреыности дк и преобразованное значение М поверяемой точки индицируется на регистрирующем блоке 6. Аналогично производится измерение и контроль статической погрешнос-::. ти преобразования АЦП 5 для любой точ-ки диапазона изменения входного сиг45 нала.

Устройство позволяет также измерять и контролировать динамические характеристики проверяемого АЦП 5, а именно: время преобразования и динамическую погрешность преобразования.

В режиме измерения времени преобразования аналогично описанному (для режима измерения статической погрешности) проиэводитсв измерение проверяемым АЦП 5 Фиксированного входного

55 сигнала ) U j, соответствующего к-й точке -диапазона изменения входного сигнала. Цифровой эквивалент (НК иэдлит ель ности и ампли туды . Таким образом, управляющий сигнал, поступаю-. щий с генератора l на диодный коммутатор 4 источника 2 входного сигнала, является импульсом, временные характеристики которого определяют время существования фиксированного входного сигнала Ц (на входе проверяемого АЦП 5. По этой же команде на управляемый генератор 1 импульсов осуществляется его запуск и импульс синхронизации со второго выхода генератора 1 поступает .через управляемую линию задержки 7 на второй вход проверяемого АЦП 5 с задержкой, .величина которой заведомо больше расчетного значения времени переходных и задается числом, записанным в счетчике 18 импульсов, Таким образом первое преобразованное значение проверяемого АЦП 5, полученное в динамическом режиме, фиксируется в блоке 10 компараторов относительно нижней границы диапазона напряжения логической н1" задаваемой преобразователем 9 и запоминается в регистре 14.

Это значение не будет отличаться от соответствующего значения выходного кода АЦП 5 в статическом режиме. Данное значение кода(hl ) с выхода регистра 3 4 запоминания кодов поступает на узел 26 сравнения кодов вычислительного блока 15. Узел 26 сравнения кодов сравнивает начальный кодовый эквивалент (Н1С) поверяемой точки диапазона изменения входного сигнала АЦП 5, поступающий на схему 26 с регистра 21, и полученный в результате преобразования выходной код проверяемого АЦП 5 (йк). При этом вычисляется абсолютное значение погрешносИ ти преобразования АЦП 5 5К = (И1 -tl>) в кодовом представлении и происходит сравнение полученного значения погрешности преобразования АЦП 5 с заданными из регистра 20 допустимыми значениями погрешности. Если пог решнюсч ь преобразования и ро веря еиого АЦП 5 в

11„ 10052 данном цикле не превышает допустимых значений в допусковой области), то вырабатывается сигнал "Норма" и по этому сигналу, поступающему на счетчик 18, значение задержки уменьшается на единицу. Уменьшенное на единицу значение задержки поступает на управляемую линию задержки 7 и регистрирующий блок 6, но не регистрируется, так как на регистрирующий блок 6 так-10 же поступает сигнал "Норма" с выхода узла 26 сравнения кода и запрещает регистрацию текущего значения задержки.

Описанный цикл измерения входного прямоугольного импульса проверяемым

АЦП 5 повторяется Уп раз с той лишь разницей, что интервал времени от мо" мента » поступления измеряемого импульса (Уtc.) на первый вход проверя-.

20 емого АЦП 5 до момента +g поступления на второй вход АЦП 5 синхроимпульса с выхода управляемой линии задержки 7 постоянно в каждом цикле уменьшается на одну единицу дискретности зада-. ния задержки. Для уп-го цикла измере— ния сигнал Ц подается в течении времени t = Pt - (m-1)) -t . Очевидюд но, если при и»-ом измерении величина задержки, задаваемая управляемой линией задержки 7 станет меньше вреI . мени переходных процессов Тл р„ д проверяемого АЦП 5, то на входе АЦП 5 в момент прихода запускающего импульса с управляемой линии задержки 7 не 35 успевает установиться. полное значение входного сигнала U1,. и в результате преобразования на выходе АЦП 5 появляется код N, отличный от Н», который фиксируется в регистре 14 за- 4в поминания кода блока 10 компараторов. В данном l7l-îè цикле сравнение выходного кода АЦП 5 -(М ) с начальным кодовым эквивале нтом (М ) поверяемой точки диапазона в узле 26 сравнения кодов, а также вычисленного значения погрешности с граница" ми допусковой области погрешности преобразования покажет, что погрешность преобразования превышает допустимые значения. На выходе узла 26 сравнения кодов не будет сформирован сигнал "Норма", что запрещает дальнейшее уменьшение значения задержки в счетчике 18 импульсов и .разрешает регистрацию зафиксированного значе55 ния задержки с выхода счетчика 8 в регистрирующем блоке 6. Данное эна" чение задержки соответствует иско97 12 мому значению времени переходных процессов во входных цепях проверяемого АЦП 5, являющемуся одной из составляющих собственно времени преобpB3oB8HHR ТаР = Ъ9пф ТФорм Kopje

В режиме ойределения времени формирования выходного .кода Т» р „ щ проверяемого АЦП 5 аналогично описанному (для режима измерения времени переходных процессов) задается динамический режим работы устройства. Управляемый генератор 1 импульсов по команде с регистра,23 вычислительного блока 15 переведен в динамический режим.

На выходе источника 2 входного сигнала. АЦП 5 формируется сигнал (0„), являющийся прямоугольным импульсом, нормированным по амплитуде (

13 1005 этом, если погрешность преобразования АЦП 5 в данном цикле не превышает допустимых значений, то вырабатывается сигнал "Норма", и по этому сигналу, поступающему на счетчик 18 импульсов, записанное в счетчике значение задержки уменьшается на одну единицу, Уменьшенное на единицу значение задержки поступает на управляемую линию задержки 7 и регистрирую- 10 щий блок 6, но не регистрируется, так как на регистрирующий блок 6 поступает также сигнал "Норма", за-. прещающий регистрацию текущего значения задержки. 15

Описанный цикл-измерения входного прямоугольного импульса ((1 ) проверяемого АЦП 5 повторяется раэ с той лишь разницей, что интервал времени от момента Ь поступления на ре второй вход АЦП 5 синхроимпульса с выхода управляемой линии задержки 7 до момента Ь окончания измеряемого импульса (Ц ) на первом входе проверяемого АЦП 5 постоянно уменьшаетсяуз в каждом цикле измерения на одну единицу дискретности задания задержки.

Для 5-го цикла измерения сигнал01 на первом входе проверяемого АЦП 5 закончится относительно поступающего .на второй вход проверяемого АЦП 5 с выхода управляемой линии задержки 7 синхроимпульса по истечении временного интервала у 1 а. ")3.

Очевидно, если при S-ом цикле измерения величина задержки, задаваемая управляемой линией задержки 7, от момента окончания импульса вход- 4О ного сигнала (1)к) относительно момента + ь поступления на второй вход

АЦП 5 синхроимпульса станет меньше времени формирования выходного кода проверяемого АЦП. 5 (Т )то выход- > ной код АЦП 5 (М,, "), йоступающий последним на вход блока 10 компараторов в момент окончания управляющего импульса на входе синхронизации регистра 14 запоминания кода и являющийся последним запомненным в регистре 14 значением выходногр кода

АЦП 5 за время существования управляющего импульса на входе синхронизации регистра 14, не будет совпаИ 55 дать с кодом Йк . B данном 5 -ом цикле сравнения выходного кода АЦП 5 (цш1 который зафиксирован в регистре 14 блока 10 кс>л1параторсэв с началь297 14 ным кодовым эквивалентом (й к ) точки диапазона в узле 26 сравнения кодов, а также вычисленного значения погрешности с границами допусковой области погрешности преобразования покажет, что погрешность преобразования в данном 5 -ом цикле измерения превышает допустимые значения. На выходе узла 26 не будет сформирован сигнал

"Норма", что запрещает дальнейшее уменьшение значения задержки в счетчике 18 и разрешает регистрацию зафиксированного значения задержки с выхода счетчика 18 в регистрирующем блоке 6. Данное значение задержки соответствует искомому значению времени формирования выходного кода проверяемого АЦП 5. Это вторая составляющая собственно времени преобразования АЦП 5.. !

Устройство позволяет произвести измерение и контроль динамической погрешности преобразования (в общем случае построение переходной характеристики проверяемого АЦП 5). Данный режим реализуется аналогично режиму измерения времени переходных процессов АЦП 5 . Разница -заключается в том, что задаются разные значения величины задержки 1,число в счетчике 18) синхроимпульса, поступающего со второго выхода генератора 1 через линию задержки 7 на второй вход АЦП 5 относительно момента прихода - измеряемого сигнала () к . В результате фиксируем выходной код

АЦП 5(Мк" ) и абсолютное значение динамической погрешности преобразования АЦП 5 для текущего значения задержки и получаем переходнуй характеристику АЦП 5. Это позволяет производить оперативный анализ переходной характеристики по различным критериям. При колебательном характере переходной характеристики исключается неоднозначность определения времени преобразования проверяемого АЦП 5.

Все это определяет повышение достоверности результатов исследования.

Таким образом, устройство позволяет измерять и контролировать значения напряжений логического -"0" и "1" на выходах проверяемого АЦП, а также раэбраковывать АЦП по этому критерию, позволяет также измерять и контролиг ровать динамические характеристики проверяемых АЦП t время nреобразования, динамическую погрешность) и час тиме динамические параметры АЦП I чр".мв пе05297

Формула изобретения

15 реходных процессов, время формирования выходного кода 3. Последние позволяют выявить степень влияния отдель,ных узлов исследуемых АЦП на их динамические характеристики. Возможность измерения динамической погрешности АЦП предполагает оперативное отображение кривой переходного процесса установления кода на выходе исследуемого ЛЦП (переходная характеристика АЦП) и анализ характерных точек данной кривой. В частности, при колебательном характере переходной характеристики исключается неоднозначность определения времени преобразования АЦП, что в свою очередь повышает достоверность результатов исследования.,1. Устройство для измерения и контроля параметров аналого-цифровых преобразователей, содержащее источник входного сигнала, выход которого со единен с первыми входами проверяемого и образцового аналого-цифровых преобразователей, управляемый гене-. ратор импульсов, управляемую линиию задвржки и регистрирующий блок, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей и повышения poñòoâåðности результатов исследования, в него введены первый и второй преобразователи код-напряжение, коммутатор кодов, блок компараторов и вычислительный блок, причем выход первого преобразователя код-напряжение соединен с первым входом источника входного сигнала, а вход соединен с выходом коммутатора кодов, первый, второй и третий входы которого соединены соответственно с первым, вторым и третьим выходами вычислительного блока, четвертый выход которого соединен со входом второго преобразователя код-напряжение, пятый - со входом управляемого генератора импульсов, шестой - с первым входом регистрирующего блока, седьмойсо вторым входом последнего и первым входом управляемой линии задержки, при этом первый и второй входы соединены с первым выходом управляемого генератора импульсов, третий вход - с выходом образцового аналого-цифрового преобразователя, а четвертый - с третьим входом регистрирующего блока и с выходом блока компараторов, информационные входы которого соответственно соединены с выходами проверяемого аналого-цифрового преобразователя, управляющий вход соединен с выходом второго преобразователя код-напряжение, а вход синхронизации соединен со вторым выходом управляемого генератора импульсов и со вторым входом источника входного сигнала, а третий выходсо вторым входом управляемой линии задержки, выход которой соединен со вторым входом проверяемого аналого-!

5 цифрового преобразователя.

2..Устройство по и. 1, о т л и ч а ю щ е е с я тем, что вычислительный блок содержит первый и второй счетчики импульсов, дешифра2Q тор, узел вычитания кодов, сумматор, узел сравнения кодов и первый, второй, третий, четвертый и пятый регистры, причем выходы дешифратора подключены соответственно к первым д входам первого, второго, третьего, четвертого, пятого регистров и третьему выходу блока, второй выход

erî соединен с выходом первого регистра, второй вход которого соединен с выходом сумматора, первый вход которого соединен с выходом узла вычитания кода, первый вход которого соединен с третьим входом блока, а второй вход соединен с выходом второго регистра, вторым входом сумматора, первым выходом блока и с первым выходом узла сравнения кодов, второй вход которого соединен с четвертым входом блока, а третий и четвертый входы с выходами третьего регистра, а выход соединен с шестым выходом блока с первым входом первого счетчика, второй вход которого соединен со вторым входом блока, а выход соединен с седьмым выходом блока, первый вход которого через второй счетчик соединен со входом дешифратора, а четвертый и пятый выходы блока соединены соответственно с выходами чет. вертого и пятого регистров.

$0

3. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок компараторов содержит т1 компараторов, первые входы которых соединены с информационныии входами блока, вторые входы

И с управляемым входом блока, а выходы соответственно со входами регистра запоминания кода, выход которого соединен с выходом блока, а управляющий

1005297

ВНИИПИ Заказ 1924/76 Тираж 934 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

17 вход - со входом синхронизации блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке-Н 2436797, кл. Н 03 К 13/02, 1976.

2. Авторское свидетельство. СССР

Н 738139, кл. H 03 K 13/02, 30.05.80.