Устройство микропрограммного управления

Устройство микропрограммного управления

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ, содержащее блок памяти , буферный регистр, четыре сметчика , четыре дешифратора, два блока элементов .ИЛИ, регистр микрокоманд, три элемента задержки, четыре элемента И, два элемента ИЛИ, генератор тактовых импульсов, одновибратор, триггер управления, () блок элементов И (К - число микрокоманд в линии, m число линеек в секции), причем установочный; вход,первого счетчика соединен с адресным входом устройства, выход счетчика соединен с входом первого дешифратора, выход которого соединен с адресным входом блока памяти, выход которого соединен с входом буферного регистра, выходы которого соединены с первыми входами первого (т)-го блоков элементов И, вторые входы которых соединены соответственно с выходами второго дешифратора , а выходы соединены с первыми (тр-м входами первого блока элементов ИЛИ, выходы которого соединены с входами регистра микрокоманд, первый (К4-1)-й выходы которого соединены с первыми входами () ( )-го блоков элементов И, вторые входы которых соединены соответственно с выходами третьего дешифратора , а выходы соединены с первым (К+1)-м входами второго блока элементов ИЛИ, выходы которых подключены к выходу устройства, первый вход первого элемента ИЛИ соединен с входом пуска устройства, второй вход соединен через первый элемент задержки с выходом одновибратора, а выход соединен с единичным входом триггера управления через второй элемент задержки и с управляющим входом блока памяти, единичный выход триггера управления соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, а выход соединен О) со счетным входом третьего счетчика и через третий элемент задержки со счетным входом четвертого счетчика, .&. выход которого соединен с входом третьего дешифратора, выход третьего счетчика соединен с входом четвертого дешифратора, К-й выход которого соединен с первым входом второго элемента И, а (Кч-1)-й выход соединен с . первым входом третьего элемента И, О ч второй вход которого и инверсный вход второго элемента И соединены с (т,,)-м выходом второго дешифратора, а выходы обоих элементов И соединены с первым и вторым входами второго элемента ИЛИ, выход которого соединён с входом установки в нуль третьего счетчика, с нулевым входом триггера и с входом одновибратора, выход которого соединен со счетными входами первого и второго счетчиков и с первым входом четвертого элемента И, второй вход которого соединен с (т)-м

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3318108/18-24 (22) 20. 07.81 (46) 23-03.83. Бюл. 1г 11 (72) Г.Н,Тимонькин, В.С.Харченко, О.А.Матвиенко и С.Н.Ткаченко (53) 681.326(088.8) (56) 1 ° Авторское свидетельство СССР

N 467351, кл. (i Об F 9/22 1975

2. Авторское свидетельство СССР по заявке и 2961311/18-24, кл. С 06 F 9/22, 1981 (прототип) . (54) (57) УстРОЙстВО микРОпРОГРАммНОГО УПРАВЛЕНИЯ, содержащее блок памяти, буферный регистр, четыре счетчика, четыре дешифратора, два блока элементов .ИЛИ, регистр микрокоманд, три элемента задержки, четыре эле" мента И, два элемента ИЛИ, генератор тактовых импульсов, одновибратор, триггер управления, (ш„+К+1) блок элементов И (К - число микрокоманд в линии, m - -число линеек в секции), причем установочный: вход, первого счетчика соединен с адресным входом устройства, выход счетчика соединен с входом первого дешифратора, выход которого соединен с адресным входом блока памяти, выход которого соединен с входом буферного регистра, выходы которого соединены с первыми входами первого (а„)-го блоков элементов И, вторые входы которых соединены соответственно с выходами второго дешифратора, а выходы соединены с первыми (а )-м входами первого блока элементов ИЛИ, выходы которого соединены с входами регистра микрокоманд, первый (К+1) -й выходы которого соединены с первыми входами (m +1)

4m +K+1)-го блоков элементов И, вто„„Я0„„1007107

Ф рые входы которых соединены соответственно с выходами третьего дешифратора, а выходы соединены с первым (К+1)-м входами второго блока элементов ИЛИ, выходы которых подключены к выходу устройства, первый вход первого элемента ИЛИ соединен с входом пуска устройства, второй вход соединен через первый элемент задержки с выходом одновибратора, а выход соединен с единичным входом триггера управления через второй элемент задержки и с управляющим входом блока памяти, единичный выход триггера управления соединен с первым входом первого элемента И, второй вход которого соединен с выходом т енератора тактовых импульсов, а выход соединен со счетным входом третьего счетчика и через третий элемент задержки со счетным входом четвертого счетчика, выход которого соединен с входом третьего дешифратора, выход третьего счетчика соединен с входом четвертого дешифратора, К-й выход которого соединен с первым входом второго элемента И,- а (К+1)-й выход соединен с первым входом третьего элемента И, второй вход которого и инверсный вход второго элемента И соединены с (ш.1)-м выходом второго дешифратора, а выходы обоих элементов И соединены с первым и вторым входами второго элемента ИЛИ, выход которого соединен с входом установки в нуль третьего счетчика, с нулевым входом триггера и с входом одновибратора, выход которого соединен со счетными входами первого и второго счетчиков и с -первым входом четвертого- элемента И, второй вход которого соединен с (m )-м

100 выходом второго дешифратора, о т л и- ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения работы с произвольным, форматом микрокоманд, дополнительно содержит пятый дешифратор, второй триггер, пятый элемент И, третий элемент ИЛИ, (в +К+2) блоков эле:агентов И, причем едйничный вход второго триггера соединен с управляющим входом устройства, единичный выход соединен с управляющим входом второго дешифратора, первым входом пятого элемента И, вторым входом второго элемента И и третьим входом третьего элемента И, нулевой выход второго триггера соединен с управляющим входом пятого дешифратора, выходы которого соединены соответственно с первыми входами (m„+K+2) -:. (m +m +K+1

ro блоков элементов И, вторые входы которых соединены с выходами буферного регистра, а выходы соединены с (m1+1) (m<+m } -ми входами первого блока элемейтов ИЛИ, выходы регистра микрокоманд..соединены соответственно с первыми входами (m>+m>+K+2) (е„+а2+2К+3) го блоков элементов И, вторые входы которых соединены соответственно с выходами третьего дешифратора, а выходы соединены с (К+2) - (2К+3)-ми входами второго

7107

l блока элементов ИЛИ, вторые входы пятого и шестого элементов И соединены с выходом первого элемента И, первый вход шестого элемента И соединен с нулевым выходом второго триггера, а выходы пятого, шестого элементов И соединены соответственно с третьими . входами (my+1) 4 (m„+K+1)-го и (m<+m>+K+2) (m +m>+2K+3)-го блоков

1. „2 элементов И, первый вход седьмого элемента И соединен с К"м выходом четвертого дешифратора, первый вход восьмого элемента И соединен с (К+1)-м выходом четвертого дешифра" тора, инверсный вход восьмого элемента И и второй вход седьмого элемента И соединены с первым выходом пятого дешифратора, а второй и третий входы восьмого и седьмого элементов И соответственно соединены с нулевым выходом второго триггера, выходы обоих элементов И соединены с третьим и четвертым входами второго элемента

ИЛИ, (а )-й выход пятого дешифратора соединей с первым входом девятого элемента И, второй вход которого соединен с выходом одновибратора, а выход соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, а выход соединен с входом установки в нуль четвертого .счетчика.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при синтезе устройств управления микропрограммных ЭВИ и вычислительных систем, допускающих модификацию Формата микрокоманд.

Известно устройство микропрограммного управления, содержащее регистр, дешифратор, блок памяти, логические

Элементы, счетчик 11 .

Недостатком этого устройства является низкая экономичыость, обусловленная нерациональным использованием ячеек запоминающего блока.

Наиболее близким к предлагаемому изобретению по технической сущности и достигаемому положительному эффекту .является устройство микропрограммного управления, содержащее блок памяти, буферный регистр, четыре счетчика, четыре дешифратора, два блока элементов ИЛИ, регистр микрокоманд, три элемента задержки, четыре элемента И, два элемента ИЛИ, генератор тактовых импульсов, одновибратор, триггер управления, в„+К+1 блок элементов И, причем первйй вход первого счетчика является входом устройства, выход соединен с входами первого дешифратора, 1В выходы которого соединены с первыми входами блока памяти, выходы которого соединены с входами буферного регистра, выходы которого соединены с первыми входами первого ш„-ro блоков

1 элементов И, вторые входй которых соединены с первым + m -и выходами второго дешифратора, а выходы соединены с первым" m ì входами первого блока элементов ИЛИ, выходы которого соеди-, нены с входами регистра микрокоманд, 3 1007107 4 первый - . (К+1)-й выходы которого со- Определенной величиной формата микроединены с первыми входами (ш„+1)+ команд, модификация которого,в процес (ш„.+К+1)-ro блоков элементса И, вто- се эксплуатации невозможна. Этот вырыв входы которых соединены с первыми вод является следствием низких функ(К+1)-м выходами третьего Аешифратораэ $ циональных вазможностей устройства. а выходы соединены с первыми - (К+1)-м Целью изобретения является расшивходами второго блока элементов ИЛИ, рение функциональных возможностей за, выходы которого являются выходами счет обеспечения работы с произвольустройства, первый вход пеРвого эле- ным форматом микрокоманд. мента ИЛИ является входом пуска Уст" !О Поставленная цель достигается тем

I ройства, второй вход соединен через что в устройство микропрограммного первый элемент задержки с выходом управления, содержащее блок памяти, одновибратора, а выход соединен с буферный Регистр, четыре счетчика, единичным входом триГгера управления четыре дешифратора, два блока элеменчерез второй элемент задержки и с 1$ тов ЙЛИ, регистр микрокоманд три втоРым входом блока памяти, единичный элемента задержки, четыре элемента И, выход триггера управления соединен с два элемента.ИЛИ, генератор тактовых первым входом первого элемента И, импульсов, одновибратор, триггер упвторой вход которого соединен с вы- равления, (ш +К+1) блок элементов И, ходом генератора тактовых импульсов, 2в (К - число мйкрокоманд в линии, ща выход соединен со счетным входом число лийеек в секции), причем устатРетьего счетчика и чеРез третий эле- новочный вход первого счетчика со-. мент задержки со счетным входом чет- единен с адресным входом устройства, вертого счетчика, выходы которого со- выход счетчика соединен с входом переДинены с вхоДами третьегоДешифратора, 25 вого дешифратора, выход которого совыходы третьего счетчика соединены единен с адресным входом", :блока памяти входами чертвертого дешифра- выход которого соединен с входом бу-, тора, К-й выход которого соединен с ферного регистра, выходы которого сопервым входом второго элемента Ni a Ьдинены с первыми входами перво

v (К+ .)-и выход соединен с первым вхо 3р (щ )-го блоков элементов И торы с первыми входами первого дом третьего элемента И, второй e«À входы которых соединены соответственкоторого и инверсный вход второго но с выходами второго дешифратора, а

Эяемента И соединены с (m -м) вЫхОдО выходы Соединены с первым. +(т )ым + ш1 -м второго дешифратора, а выходы Обоих входами первого блока элементов ИЛИ

> элементов И соединены с пеРвым H »o выходы которого соединены с входами

3$ рым входами второго элемента ИЛИ вы регистра микрокоманд, первый (К+1)-й ход которого соединен с входом уста выходы которого соединены с первыми новки в нуль третьего счетчика, с ну входами (m+I) ф (m +K+1)-го блоков левым входом триггера и с входом одно- элементов И вторые входы ко оры вибратора, выход которого соединен со ® соединены соответственно с выходами счетными входами пеРвого 4 второго третьего дешифратора а выходы соеди1 ,счетчиков и с первым входом четверто- нены с первым -,(K+1) -м входами второ го элемента И, .второй вход которого го блока элементов ИЛИ выходы котоЭ ,соединен с (m -м) выходом второГО де рых подключены к выходу устройства, 45 первый вход первого элемента ИЛИ соНедостатками данного устройства единен с входом пуска устройства, являются низкая экономичность и узкая второй вход соединен чер р и вход соединен через первыи область применения, обусловленные элемент задержки с выходом одновибраследующим. Так как в процессе обработ- тора, а выход соединен с единичным ки информации может возникнуть необ- входом триггера управления через втоЗЮ ходимость, не изменяя длины линейки рой элемент задержки и с управляющим памяти запоминаецего устройства, из- входом блока памяти, единичный выход менить формат микрокоманд, то возни- триггера управления соединен с первым кает ситуация, когда остаток микро- входом первого элемента И, второй команды в линейке больше половины дли- вход которого соединен с выходом гены микрокоманды.

5$ нератора тактовых импульсов, а выход

Таким образом, область применения соединен со счетным входом третьего известного устройства Ограничивается счетчика и через третий элемент замикропрограммными системами со строго держки со счетным входом четвертого

5 10071 счетчика, выход которого соединен с входом третьего дешифратора, выход третьего счетчика соединен с входом четвертогс .дешифратора, К-й выход которого соединен с первым входом второго элемента И, а К+1 -й выход соединен с первым входом третьего элемента И, второй вход которого и инверсный1)вход второго элемента И соединены с (m )-м выходом второго де1 шифратора, а выходы обоих элементов И соединены с первым и вторым входами второго элемента ИЛИ, выход которого соединен с входом установки в нуль. ! третьего счетчика, с нулевым входом триггера и с входом одновибратора, выход которого соединен со счетными входами первого и второго счетчиков и с первым входом четвертого элемента И, второй вход которого соединен 20

:с (ш„)-м выходом второго дешифратора, дополнительно введены пятый дешифратор, второй триггер, пятый элемент И, третий элемент ИЛИ, (m>+K+2) блоков

5лементов И, причем единичный вход второго триггера соединен с управляющим входом устройства, единичный выход соединен с управляющим входом второго дешифратора, первым входом пятого элемента И, вторым входом вто- ЗО рого элемента И, и третьм входом третьего элемента И, нулевой выход второго триггера соединен с управляющим входом пятого дешифратора, выходы которого соединены соответственно с з5 первыми входами ((и„+К+2) -. (m„+m2+K+1)

ro блоков элементов И,- вторые входы которых соединены с выходами буферного регистра, а выхода соединены с (m<+1) -.: (m<+m2)-ми входами первого 40 блока элемейтов ИЛИ, выходы регистра микрокоманд соединейы соответственно с первыми входами (в.1+в,+К+2)

))),1+())2+2К+3)-rо блоков элементов И, вторые входы которых соединены соответственно с выходами третьего де рифратора, а выходы соединены с

j(K+2) (2K+3 )-ми входами второго блока

)элементов ИЛИ, вторые .входы пятого и шестого элементов И соединены с выхо" дом первого элемента И, первый вход шестого элемента И соединен с нулевым выходом второго триггера, а выходы пятого и шестого элементов И соединены соответственно с третьими входами .(щ„4)-:(m„+K+1)-гои (m +m +K +2)

-Lmq+m +2K+3)-ro блоков элементов И, Л первый вход седьмого элемента И соеди" нен с К-м выходом четвертого дешифра07 4 тора, первый вход восьмого элемента И соединен с (К+1)-м выходом этого дешифратора, инверсный вход восьмого. элемента И и второй вход седьмого элемента И соединены с первым выходом пятого дешифратора, а второй и третий входы восьмого и седьмого элементов. И соответственно соединены с нулевым выходом второго триггера, выходы обоих элементов И соединены с третьим и четвертым входами второго элемента ИЛИ, (m2)-й выход пятого дешифратора соединен с, первым входом девятого элемента И, второй вход которого соединен с выходом одновибратора, а выход соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, а выход соединен с входом установки в нуль четвертого счетчика.

На фиг.1 представлена функциональ ная схема устройства; на фиг.2 - варианты.упаковок блока памяти при раз-. личной длине его линеек и различном формате микрокоманд; на фиг.3 - порядок считывания микрокоманд при различных остатках (д); в табл. 1 при и 0 0,5, табл.2 при Ь (0,5, Устройство фиг.i содержит дешифратор 1, блок 2 памяти, буферный регистр 3, первый + (m„)-й блоки элементов Й 4 -, 4п)„, первый блок элементов ИЛИ 5, регйстр 6 микрокоманд, (и) +1);(m +K+1)-й блоки элементов

И 7„,-7К+1 (m„+m2+K+2) + (m нп +2К+3) -й блоки элементов И 8 -;,8К+2, второй счетчик 9, второй дешифратор 10, пятый дешифратор 11, (щ +К+2)-;(m<+m>+

+К+1)-й блоки элементов И 12(-, ..12а2 девятый элемент И 13, третий элемент ИЛИ 14, четвертый элемент И 15, второй регистр 16, третий элемент 17 задержки, четвертый счетчик 18, третий дешифратор 19, второй блок элементов ИЛИ 20, первый счетчик 21, пятый элемент И 22, шестой элемент

И 23, генератор 24 тактовых импульсов, первый элемент И 23, третий счетчик 26, четвертый дешифратор 27, второй, третий, восьмой и седьмой элементы И 28-31 соответственно, второй элемент ИЛИ 32, одновибратор

33, первый элемент 34 задержки, первый элемент ИЛИ 35,,второй элемент

36 задержки, первый триггер 37, На фиг.2 и 3 А - микрокоманды, где i - номера микрокоманд, А1, А",части микрокоманды А, записываемые в различных линейках, m --число линеек, 7 10071 в которых микрокоманда укладывается целое число раэ, Ч - формат (разрядность ) микрокомагды, о - длина свобод» ного поля в линейке после заполнения ее .целым числом микрокоманд, К - ми- у нимальное целое число микрокоманд, укладывающихся в линеике блока памяти, . Р - длина линейки блока памяти, М - целое число микрокоманд, при котором выполняется равенство ш1 и Ч

Устройство работает следующим образом.

По сигналу "Пуск", поступающему на вход первого элемента ИЛИ 35, разрешается считывание информации из блока 2 памяти. Считанная из ячейки информация и состоящая иэ К целых микрокоманд и части К+1 -й .микрокоманды, записывается в буферный регистр 3 и через соответствующие, открытые с 2в первого выхода дешифратора 11, блоки элементов И подгруппы блоков элементов И 12 и элементы первого блока элементов ИЛИ 5 поступает на регистр 6 микрокоманд. В его К группах разрядов оказываются записанными целые микрокоманды, а в (К+1)-ю группу разрядов записывается часть микрокоманды А.

Через время, равное времени считы-. вания информации, в регистр 6 микро- зе команд и определяемое -элементов 36 задержки, первый триггер 37 устанавливается в. единичное состояние и им пульсы от генератора 24 через открытый элемент. И 25 начинают поступать на третий счетчик 26, на элемент 17 задержки и на пятый и шестой элементы

И 22 и 23. Через открытый элемент И 23 разрешающие сигналы поступают на третьи входы. блоков элементов И подгруп- в пы блоков элементов И 8. Считывается информация из первой группы разрядов регистра 6 микрокоманд. Затем состояние счетчика 1 8 изменяется и из регист. ра 6микрокоманд считается следующая группа разрядов. Затеи поочередно возбуждаются 3 - К-й выходы дешифратора

19, и микрокоманды Ау-АК с соответствующих полей регистра 6 микрокоманд через блоки элементов И 8 также поступают на второй блок элементов ИЛИ 20 и далее на выход устройства. После прихода К-го импульса четвертый де" шифратор 27 устанавливается в К-е состояние и,-так :как седьмой элемент

И 31 открыт сигналами с первого выхоИ да дешифратора 10 и с нулевого выхода триггера 16, этот импульс, пройдя через второй элемент ИЛИ 32, обнуляет

07,8 счетчик 26 и триггер 37, блокируя пер-, вый элемент И 25. С задержкой K-A импульс переводит счетчик 18 в состояние, которому соответствует единичный сигнал на (К+1) -м выходе третьего дешифратора 19.

Одновременно импульс, сформированный одновибратором 33, увеличивает содержимое счетчиков 21 и 9 на единицу. Меняется код адреса ячейки -блока памяти на втором выходе дешифратора 11 появляется единичный сигнал. Тем самым закрывается седьмой элемент И 31 и открывается восьмой элемент 30 И.

Через время, определяемое задержкой 34, на выходе первого элемента.ИЛИ

35 появляется сигнал, по которому считывается информация иэ выбранной ячейки .блока памяти. Блоки элементов подгруппы блоков элементов И 12 скоммутированы так,, что информация иэ ячейки памяти записывается следующим образом: дозаполняется (К+1)-я группа разрядов регистра 6, заполняется (K +2)-я группа разрядов, заполняется первая, вторая и т.д. группы разрядов, а К-я группа оказывается заполненной не до конца.

Через время, определяемое элемен- . том 36 задержки, триггер -37 вновь устанавливается в единичное состояние, разрешая тем самым прохождение тактовых импульсов через первый элемент

И 25 °

Первым импульсом генератора считывается из регистра 6 микрокоманд микрокоманда А (А, А" ), записанная в К+1 -й группе разрядов. Вторым им пульсом считывается информация из (К+ 2)-й группы разрядов регистра 6 микрокоманд, а затем на первом выходе дешифратора l9 появляется единица, считывается микрокоманда, записанная в первом поле регистра 6 и т.д.

К-ым импульсом считывается инфор мация из К-й группы разрядов Регистра

6 микрокоманд, так как седьмой эле" мент И 31 закрыт, генератор выдает

1,К+1) -й импульс. По этому импульсу считывается информация - из (К+1) -й группы разрядов регистра 6 микрокоманд. (К+1) -" импульс проходит через открытый элемент 30 и второй элемент ИЛИ 32 блокирует триггер 37,и обнуляет счетчик 26. Через время, определяемое элементом .17 задержки, на (К+2) -м выходе дешифратора l9 появляется единичный сигнал. Состояние

После прихода К-ro импульса на счетчик 26, на К-м выходе дешифратора 27 появляется единичный сигнал, ко торый проходит через второй элемент

И 28 на первый вход второго элемента.

ИЛИ. По этому сигналу обнуляется счетчик 26, триггер 27 устанавливается в нулевое состояние и запрещает прохождение тактовых импульсов генератора 24 на выход первого элемента И 25;

Этот we К-й импульс, пройдя с задержкой на вход счетчика 18, устанавливает дешифратор 19 в (К+1) -е состояние. Одновременно импульс, сформированный одновибратором 33, увеличивает содержимое счетчиков 21 и 9 на единицу. Затем осуществляется считывание информации из следующей ячейки блока.

2 памяти в буферный регистр 3. Микрокоманда из этого регистра через блоки элементов И подгруппы блоков элементов И 4 и блок элементов ИЛИ 5 поступает в регистр 6 микрокоманд. Причем остаток К+1 -й микрокоманды А 1+,1 поступает в (К+1) -ю группу разрядов регистра 6 микрокоманд, где хранится ее первая часть Ак 1. После установки

9 100710 счетчиков 9 и 21 увеличивается на единицу. . Затем разрешается считывание информации из очередной ячейки блока памяти запоминающего устройства 2.

Дополняется К-я группа разрядов ре- гистра 6:микрокоманд, Незаполненной оказывается (К2-Ц-я группа разрядов.

Зат м триггер 37 переключается в единичное состояние, тактовые импульсы проходят через открытый первый элемент И 25 и происходит считывание (К+2)-й и 1 - К-й групп разрядов регистра 6 микрокоманд.

После считывания информации из в -й ячейки блока памяти запоминающего устройства в регистре 6 микрокоманд оказываются заполненными все группы ячеек. Считывание информации происходит аналогично вышеописанному. 20

Отличие состоит лишь в том, что пос ле прихода (К+1) -ro импульса считывается последняя микрокоманда и проходит на выход второго элемента ИЛИ 32

Триггер 37 устанавливается в нулевое состояние, импульс, выработанный одновибратором 33, проходит на выход третьего элемента ИЛИ 14 через открытый единичным сигналом с а2-го выхода. дешифратора 11 девятый элемент И 13 и 30 устанавливает в исходное состояние счетчик 18. На первом выходе дешифратора 19 устанавливается единичный сиг нал. Сигналом с выхода второго элемента И 32 счетчики 9 и 21 также устаз навливаются в исходное состояние., Таким образом, исходя из особенности упаковки ячеек блока 2 памяти в случае, когда остаточное поле первой ячейки больше половины длины формата микрокоманды (A)0,5Р, в первом и последующих тактах работы устройства из регистра 6 микрокоманд считываются К и (К+1) целых микрокоманд соответственно.

4S

В процессе работы формат микроко-: манды может поменяться и тогда устрой ство будет работать во втором режиме.

Дпя перевода устройство во второй режим, соответствующий д С 0,5, на второй триггер 16 подается сигнал, устанавливающий его в единичное состояние, Ь соответствии с этим разрешающий сигнал подается уже на второй дешифратор 10 на первый вход пятого элеменУ

SS та И .22 и на вторые входы второго эле- мента И 28 и третьего элемента И 29«

В данном режиме устройство функционирует следующим образом.

7 10

Счетчики 9 и 18 находятся в состоянии, которым на первых выходах дешифраторов 10и 19 соответствует единичный сигнал. По команде "Пуск", поступающей на первый вход первого элемента ИЛИ 35, разрешается считывание информации из блока 2 памяти в буферный регистр 3, которая поступает далее через соответствующие блоки элементов

И подгруппы блоков элементов И 4 и элементы ИЛИ первого блока элементов

ИЛИ 5 в регистр 6 микрокоманд.

Через время, равное времени считывания информации и определяемое weментов 36 задержки, первый триггер 37 устанавливается в единичное состояние и импульсы от генератора 24 поступают через открытый первый элемент И 25 в счетчик 26, а затем с задержкой, определяемой элементом 17 задержки - в счетчик 18. В результате поочередно . возбуждаются первый К-й выходы дешифратора 19 и микрокоманды A„ A к с соответствующих групп разрядов регистра

6 микрокоманд через блоки элементов

4 подгруппы .блоков элементов И 7, от крытых разрешающим сигналом с выхода открытого пятого элемента И 22, поступают на соответствующие элементы ИЛИ второго блока элементов ИЛИ 20 и далее на выход устройства.

107 12

ИЛИ 32. По этому сигналу с выхода элемента ИЛИ 32 обнуляется счетчик

26, регистр 37. Импульсом, †выработанным одновибратором 33, счетчики 9 и 2! устанавливаются в исходное состояние, а через открытый единичным потенциалом щ„-го выхода дешифратора

10 четвертый элемент И 15 на выход третьего элемента ИЛИ 14 проходит сигнал, обнуляющий счетчик 13.. На первых выходах 10, 11 и 19 дешифраторов имеется в наличии единичный сиг нал. Устройство готово к новому циклу работы.

Таким образом, предлагаемое устройство отличается от прототипа расширенными функциональными возможностями, поскольку позволяет исключить критичность схемы к соотношению длины ос" татка линейки памяти, заполняемого частью следующей микрокоманды и длины микрокоманды.

Благодаря этому предлагаемое устройство имеет более широкую область применения, поскольку позволяет реализовать микропрограммы с различными параметрами, используя стандартные блоки памяти. Кроме того, предлагаемое устройство превосходит прототип .

rto коэффициенту использования, блоков памяти, так как полностью реализует их полезный объем. Для рассмотренных примеров выигрыш в объеме оборудования и коэффициенте его использования составляет

После считывания из tn ячейки блока 2 памяти запоминающего устройства информации, которая проходит. из буферного регистра 3 через блоки эле-. ментов И подгруппы 6JloKos эле-. иентов И 4 и элементы первого блока элементов ИЛИ 5, в регистре 6 микрокоманд записана К+1 полная микрокоманда, Организация считывания этих микрокоманд из регистра 6 микрокоманд в данном цикле осуществляется такие аналогично описанному выье. Отличие 30 состоит лишь в том,.что после установки счетчика 26 в состояние, которому соответствует единица на К-м выходе дешифратора 27, второй элемент

И 28 остается закрытым из-за наличиязз единичного .сигнала .на ln выходе де" шифратора 10. Поэтому очередным им, пульсом счетчик 26 переводится в (K+1)-e состояние, и с регистра 6 микрокоманд считывается К-я микрокоманда через блок элементов И подгруппы блоков элементов И 7. Затем

:единичный сигнал с (К+1 -го выхода дешифратора 27 проходит через открытый единичным сигналом с ш -го выхода

1 фз . дешифратора 10 третий элемент И 29, на второй вход второго элемента при при пои

11 1007 в единицу триггера 37 импульс от генератора 24 разрешает выдачу микрокоманды через блоки элементов И под- группы блоков элементов И 7, открытые единичные потенциалом с (К+1)-го вы- з хода дешифратора 19. Затем этим импульсом счетчик 18 устанавливается в состояние, которому соответствует единичный сигнал на первом выходе дешифратора 19, и с первой группы - .10 разрядов регистра 6 микрокоманд через блок элементов И подгруппы блоков элементов И 7 и второй блок элементов ИЛИ 20 на выход устройства посту пает мйкрокоманда Аь.2.

1$

Далее устройство работает аналогично описанному выше.

dc=L " оо-а=.о-.йъ

32N

По сравнению .с базовым объектом выигрыш в объеме оборудования блока памяти определяется по формуле.

/ В

ggl 400 î

0=16 9 =7 сЖ .=.12,5

Ь 32 Ч= 10 84=7вЬ

P=-64 g = 12/11 d И=73 (153) 1007107

>ooXsoy

t =ZE т= г N= 1f

o - B

d- =— T ОS

У к= Я, и=8

g-- 6

2

3 /0=3

Й

Ф г у-8 in-г

K=-Z, Ф= f

j=3

If =-9

С166одноя ячед а

1007107

ВАаца I фиа У

ВНИИПИ Заказ 2140/72 Тираж 704 Подписное филиал ППП "Патент", г. Ужгород, ул. Проектная, 4