Цифровой следящий электропривод

Цифровой следящий электропривод

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄ5UÄÄ 3008703

3Ш1 05 В 1 /40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3343751/18-24 (22) 06.10.81 (46) 30.03.83. Еюл. N 12 (72) П. Д. Руднев (53) 621.503.55 (088.8) (56) 1. Авторское свидетельство

СССР И 691809, . . G 05 В 19/40, 1979 °

2. Авторское свидетельство СССР

Р 656026, кл. G 05 В 19/40, l979 (прототип). (54)(57) 1. ЦИФРОВОЙ СЛЕДЯЩИЙ ЭЛЕКТРОПРИВОД, содержащий генератор импульсов, последовательно соединенные группы силовых коммутаторов, электродвигателей и датчиков, выходы которых подключены к соответствующим входам преобразователя фаза-код, синхронизатор, первый вход которого подключен к второму выходу одного из силовых коммутаторов, блок управления и последовательно соединенные первый сумматор, первый интегратор, второй сумматор, второй интегратор, ограничитель тока и третий сумматор, пер вый выход блока управления подключен к первому входу первого сумматора и второму входу второго сумматора, второй свЫход соединен с вторым входом первого сумматора, третий вход которого соединен с первым выходом преобразователя фаза-код и с третьим входом второго сумматора, к четвертому входу которого подключен третий выход блока управления, четвертый выход которого соединен с вторыми входами первого и второго ин.теграторов, пятый выход блока управления подключен к третьему входу второго интегратора, а шестой и седь- мой выходы — соответственно к вторым входам третьего сумматора и ограничителя тока, третий вход которого соединен с выходом третьего сумматора, второй вход которого соединен с выходом второго сумматора, о т л ич а ю шийся тем, что, с целью расширения области применения, в него введены элементы И, первый дели. тель частоты, триггеры, распределитель импульсов, первый и второй блоки оперативной памяти, первый элемент задеожки и преобразователь коров, вторые входы датчиков подключены к второму выходу преобразователя фаза-код, выход генератора импульсов соединен с входом распределителя импульсов, Э первый выход которого подключен к, первому входу первого элемента И и к %ФУ второму входу синхронизатора, второй С выход - к первому входу второго элемента И, к первому импульсному входу преобразователя фаза-код и к тактовому входу преобразователя кодов, третий выход - к первому входу третьего па элемента И и к второму импульсному входу преобразователя фаза-код, четвертый выход - к первому входу четвеотого элемента И и к третьему импульсному входу преобразователя фа- 4©

I за-код, вторые входы первого и второго элементов И подключены к выходу первого триггера, второй вход . третьего элемента И соединен с выходом второго триггера, а второй вход четвертого элемента И вЂ” с выходом третьего триггера, выход первого элемента И подключен к четвертому импульсному входу преобразователя фаза-код, входам управления считыванием первого и второго блоков оператив10 ной памяти и к первому входу третьего триггера, выход второго элемента

И подключен к четвертому входу первого сумматора и к первому входу вто. рого триггера, выход третьего элемента И подключен к первому входу первого. триггера и к входу первого делителя частоты, выход четвертого weмента И подключен к входам управления записью первого и второго блоков оперативной памяти, к вторым входам. первого и второго триггеров и через первый элемент задержки к третьему входу первого интегратора, к четвертому входу второго интегратооа и к входу блока управления, выход перво о интегратора соединен с входом данных первого блока оперативной памяти, выход которого .подключен к четвертому входу первого интегратора, выход второго интегратора соединен с входом данных второго блока оперативной памяти, выход которого подключен к пятому входу второго интегратора, восьмой выход блока управления соединен с адресными входами преобразователя кодов, первого и второго блоков оперативной памяти и преобразователя фаза-код, второй выход ограничителя тока соединен с кодовым входом преобразователя кодов, а выход первого делителя частоты соединен с вторым входом третьег триггер и с вховом записи преобразователя кодов, выходы синхронизатора подключены к соответствующим входам синхронизации преобразователя кодов, группы выходов которого.соединены с

0BlO) входами соответствующих силовых коммутаторов.

2. Электропривод по п.l, о т л ич а ю шийся тем, что преобразо-. ватель кодов содержит дешифратор, группу регистров и гоуппу формирователей сигналов, каждый из которых содержит программный счетчик, четвертый триггер, группу мультиплексоров и группу коммутаторов, синхровход дешифратора является входом записи поеобразователя кодов, информационный вход является адресным входом преобразователя, а выходы подключены к входам записи соответствующих регистров группы, информационные входы которых являются кодо,вым входом преобразователя, входы синхронизации которого соответственно подключены к первому входу четвертого триггера и установочному входу программного счетчика каждого из формирователей сигналов группы, в котором второй вход четвертого триггера соединен с выходом переполнения программного счетчика, счетный вход которого является тактовым входом преобразователя кодов, а выход соединен с информационными вхоаами мультиппексоров группы, выходы которых соединены с первыми входами коммутаторов группы, вторые входы которых подключены к выходу четвертого триггера, а третьи входы - к выходам соответствующих регистров группы, выходы коммутаторов группы являются выходами соответствующей группы преобразователя кодов.

Изобретение относится к автоматике и может быть использовано при автоматическом регулировании многокоординатного объекта управления.

Известен следящий электропривод, содержащий интерполятор, два цифроаналоговых преобразователя, преобразователи кода скорости и кода положения, блок выбора входной информации, коммутатор и в каждом канале последовательно соединенные привод, ана2 логовое запоминающее устройство, сумматор и блок соавнения (1 ).

Недостатком известного устройства является низкая точность.

Наиболее близким к изобретению по технической сущности является цифровой следящий привод, содержащий генератор импульсов, последовательно соединенные блок силовых коммутирующих элементов (блок силовых тиристоров ), двигатель, датчик и преобразователь

3 1оо87о3 4 фаза-коа, синхронизатор, вход котооо- сумматора, к четвертому входу которого подключен к выходу блока силовых ro подключен третий выход блока уп комиутирующих элементов, а также блок равления, четвертый выход которого управления и последовательно соеди- соединен с вторыми входами первого ненные первый сумматор, первый интег- и второго интеграторов, пятый выход ратор, второй сумматор, второй интег- блока управления подключен к третьератор, ограничитель тока и третий сум- му входу второго интегратора, а шесматор; причем первый выход блока уп- той и седьмой выходы - соответственно равления подключен к первому входу пер« к вторым входам третьего сумматора и

-вого сумматора и второму входу второ- 16 ограничителя тока, третий вход котого сумматора,. à второй выход соединен Рого соединен с выходом третьего сумс вторым входом первого сумматора, тре- матора, второй вход которого соединен тий вход которого объедийен с выходом с выходом второго сумматора, введены преобразователя фаза-код и с третьим элементы И, первый делитель частоты, входом второго сумматора, к четвер- .триггеры, распределитель импульсов, томч входу кот рого подключен чет- первый и второй блоки оперативной па ертый вых д блока уп авления, третий мяти, первый элемент задержки и превых д котооого соединен с вторым вхо- образователь кодов, вторые входы датдами первого и BTopofo интеграторов, чиков подключены к второму выходу препятый выход блока управления подклю- образователя фаза-код, выход генера" чен к третьему вхоау второго интегра- тора импульсов соединен с входом растора,. а шестой и седьмой выходы - со-, пределителя импульсов, первый выход ответственно к вторым вхоаам третьего которого подключен к первому входу сумматора и ограничителя тока, третий первого элемента И, и к второму входу вход которого соединен с выходом тре- синхронизатора, второй выход - к пертьего сумматора, второй вход которого вому входу второго элемента И, к пер" соединен с выходом второго сумматора вому импульсному входу преобразоваи первым входом второго интегратора(21.- теля фаза-код и к тактовому входу пре-.

Недостатком этого цифрового следя- образователя кодов, третий выход - к щего электропривода является ограни- первому входу третьего элемента И и ченная область применения вследствие к второму импульсному входу преобра" регулирования только однокоординат- зователя фаза-код, четвертый выходного объекта управления. к первому входу четвертого элемента

Цель изобретения - расширение об- И и к третьему импульсному входу ласти применения электропривода путем преобразователя фаза-код, вторые вхо- обеспечения регулирования многокоор- ды первого и второго элементов И под35 динатного объекта управления. . ключены к выходу первого триггера, Поставленная цель достигается тем, второй вход третьего элемента И coe"" что в цифровой следящий электропоивод динен с выходом второго триггера, а

1 содержашии генератор импульсов, пос- второй вход четвертого элемента Иледовательно соединенные группы сило- с выходом третьего триггера, выход

40 вых коммутаторов, электродвигателей . первого элемента И подключен к чет". и датчиков, выходы которых подключе- вертому импульсному входу преобразо- ны к соответствующим входам преобра- вателя фаза-код, к входам управления зователя фаза-код, синхронизатор, © считыванием первого и второго блокоВ . первый вход которого подключен к вто- оперативной памяти и к первому входу рому выходу одного из силовых комму- третьего триггера, выход второго эле" таторов, блок управления и последова- мента И подключен к четвертому входу тельно соединенные первый сумматор, перврго сумматора и к первому входу первый интегратор, второй сумматор, . второго триггера, выход третьего элевторой интегратор, ограничитель тока в мента И подключен к первому входу и третий сумматор, первый выход блока первого триггера и к входу первого ,управления подключен к первому входу делителя частоты, выход четвертого

ПЕРВОГО СуММатОра И ВтОРОМу ВХОду . ЭЛЕМЕНта И ПОДКЛЮЧЕН К яХОдаМ уПраВвторого сумматора, второй выход сое- :ления записью первого и второго бло-. динен с вторым входом первого сумма- И ков оперативной памяти, к вторым вхотора, третий вход которого соеди- . дам первого и второго триггеров и ченен с первым выходом преобразователя рез первый элемент задержки к третьефаза-код и с третьеим входом второго му входу первого интегратора к чет5 100 вертому входу второго интегратора и к входу блока управления, выход первого интегратора. соединен с входом данных первого блока оперативной памяти, въ ход которого подключен к четвертому входу первого интегратора, выход второго интегратора соединен с входом данных второго блока оперативной па-.. мяти, выход которого подключен к пятому входу второго интегратора, вось- 10 мой выход блока управления соединен с адресными входами преобразователя кодов, первого и,второго блоков оперативной памяти и преобразователя фаза-код, второ" выход ограничителя то- )5 ка соединен с кодовым входом преобразователя кодов, а выход первого дели- теля частоты соединен с вторым входом третьего триггера и с входом записи преобразователя кодов, выходы синхро- 2О низатора подключены к соответствующим входам синхронизации преобразователя кодов, группы выходов которого соединены с входами соответствующих силовых коммутаторов. 25

Кроме того, преобразователь кодов содержит дешифратор, группу регистров и группу формирователей сигналов, каждый из которых содержит программный счетчик, четвертый триггер, группу мультиплексоров и группу коммутато" ров, синхровход дешифратора является входом записи преобразователя кодов, информационный вход является адресным входом преобразователя, а выходы подключены к входам записи соответ35 ствующих регистров группы, информационные входы которых являются кодовым входом преобразователя, входы синхронизации которого соответствен 46 но подключены к первому.входу четвер. того триггера и установочному входу программного счетчика каждого из формирователей сигналов группы, в котором второй вход четвертого триггера соединен с выходом переполнения прог" раммного счетчика, счетный вход которого является тактовым входом преобразователя кодов, а выход соединен с информационными входами мультиплексо. ров группы, выходы .которых соединены 5О с первыми входами коммутаторов группы, вторые входы которых подключены к выходу четвертого триггера, а третьи входы — к выходам соответст. вующих регистров группы, выходы ком- Ы мутаторов группы являются выходами соответствующей группы преобразователя кодов.

8703 6

На фиг. 1 приведена блок-схема цифрового следящего электропривода; на фиг.2 - блок-схема преобразователя фаза-код; на фиг. 3 - блок-схема преоброзователя кодов; на фиг.4 - блок-схема силового коммутатора на фиг.5-блок-схема программного счетчика; на фиг.6 - временные диаграммы работы устройства.

Электропривод содержит блок 1 управления, первый сумматор, 2, первый интегратор 3, второй сумматор 4, второй интегратор 5, ограничитель 6 тока, третий сумматор 7, первый 8 и второй 9 блоки оперативной памяти, первый элемент 10 задержки, первый fl, второй 12, третий 13 и четвертый 14 элементы И, первый делитель 15 частоты, генератор 16 импульсов, распределитель 17 .импульсов, первый 18,второй 19 и третий 20 триггеры, преобразователь 21фаза-код, датчики22, электродвигатели 23, силовые коммутаторы .

24, синхронизатор-.25, преобразователь

26 кодов, счетчик 27 команд, блок 28 памяти команд, шифратор 29 команд, первые нуль-компараторы 30, первые элементы 31 синхронизации.

Преобразователь 21(фиг.21 содержи четвертый сумматор 32, второй элемент

33 задержки, третий блок 34 оперативной памяти, коммутатор 35, регистры

36, счетчик 37, второй делитель 38 . частоты. фильтр 39, .вторые нуль-компараторы 40,вторые элементы 41 син,хронизации. Преобразователь 26(фиг.3) содержит дешифратор 42, группу регистров 43, группу формирователей

44 сигналов, каждый из которых содержит программный счетчик 45, четвертый триггер 46, группу мультиплексоров

47 и группу коммутаторов 48.

Коммутаторы 24 содержат (h r.4I выключатели 49, трансформатор 50, усилители-формирователи 51, тиристоры

52-55, клеммы 56 и 57.

Счетчик 45 содержит(Фиг.5 ) третий делитель 58 частоты, двоичный счетчик

59 и формирователи 60 длительности импульсов.

На фиг. 6 последовательности так.товых импульсов с первого, второго, третьего и четвертого выходов распределителя 17 импульсов обозначены

О,о,Р,ъ, сигналы с выходов первого

18, второго 19 и третьего 20 триг-. геров -В,е,ж, сигналы с выходов перaoro .11, второго 12, третьего 13 и 7 10087 четвертого 34 элементов И -3, к,л,м, импульс переполнения с выхода делителя 15 частоты -н, сигнал на выходе элемента 10 задержки -о.

Устройство работает следующим образом.

Распределитель 17 формирует последовательности импульсов высокой частоты, вырабатываемой генератором 16 (четыре последовательности тактовых 1в импульсов, фиг.6 a g, яд), сдвинутые по фазе относительно друг друга на

3f/2, с равными частотам,i. Последовательность а с первого выхода распределителя 17 поступает на первый вход первого элемента И 11 и через второй вход синхронизатора 25 на вторые входы первых элементов 31 синхронизации.

Последовательность б с второго выхо- да распределителя 17 поступает на йер-

"вый вход второго элемента И 12, на второй импульсный вход преобразователя 21 фаза-кол и на импульсный вход . преобразователя 26 кодов. Последова.тельность в с третьего выхода распре- З делителя 17 поступает на первый вход третьего элемента И 13 и на третий импульсный вход преобразователя 21

Фаза-код. Последовательность . с четвертого выхода распределителя 17 по- ступает на первый вход четвертого элемента И 34 и на четвертый импульсный вход преобразователя 21 фаза-код.

Синхронизирующие фазные переменные напряжения 0ф (t) частоты f пс второ го выхода однсП о из силовых коммутаторов 24 поступает через первый вход синхронизатора 25 на входы соответст, вующих первых нуль-компараторов 30, каждый из которых в момент перехода через нуль напряжения синхронизации формирует один раз за период импульс, поступающий на первые (синхронизируемые входы соответствующих первых элементов 31 синхронизации, на вторые, (синхронизирующий) входы которых с вто- рого входа синхронизатора 25 поступают импульсы последоавтельности a. Ha выхо дах каждого первого элемента 31 синхро, низации формируются импульсы счастотой следования, равной частоте питающего электродвигатель переменного напояжения 1,синхронизированное последовательностью a).

Сформированные с помощью первых элементов 31 синхронизации импульсы и поступают через соответствующие синхронизирующие входы преобразователя

26 кодов и синхронизирующий вход со03 8 от ветствующе го форми ров ателя 44 .си rналов на первый вход четвертого триггера 46, устанавливая íà его выходе логический ноль, и .на вход установки в ноль программного счетчика 45 устанавливая его триггеры в ноль .

Импульсы последовательности б, пройдя через второй импульсный вход . преобразователя 21 фаза-код посту-; пает на вход второго делителя 38 частаты и счетный вход счетчика 37. На выходе второго делителя 38 частоты " образуется последовательность импульсов со скважностью 2 и частотой следования f+ подаваемая на фильтр

39. На выходе фильтра 39 формируется гармоническое напряжение частоты поступающее на вход одного из вторых нуль-компараторов 40 и через второй выход (выход напряжения питания датчиков ). преобразователя 21 фа" за-код,- на вторые входу (обмотки aosбуждения ) всех дат иков 22. При этом на выходе указанного нуль-ко»паратора 40 формируются импульсы, поступающие на синхронизируемый вход соответствующего второго элемента 41 синхронизации, на синхронизирующий вход которого с третьего импульсного входа преобразователя 21 фаза-код .:-поступают импульсы последователь" ности в. На выходе элемента 41 син" хронизации образуются импульсы, называемые опорными импульсами, с частотой следования f+, синхронизированные с последовательностью и сдвинутые по фазе относительно импульсов на выходе второго делителя

38 частоты, так как фильтр 39 вносит дополнительный фазовь:й сдвиг при формировании гармонического напряжения.. Опорные импульсы с выхода втброго элемента 41 синхронизации периодически, с частотой Г, устанавливают в ноль двоичный счетчик 37, за полняемый со стороны счетного входа импульсами последовательности b . На выходе счетчика 37 формируется периодический линейно нарас-тающий код, дости -ающий максимального значения к моменту ТА=1/f и поступающий на входы всех регис ров

36 °

На выходе каждого из датчиков 22 формируется гармоническое напряжение сдвинутое по фазе, относительно напряжения, поступающего на обмотку возбуждения, на угол, .пропорциональ ный углу поворота вала ротора дат30

56 с, 55

9 1 чика 22, кинематически связанного с осью вращения обьекта управления.

Напряжения с выходов датчиков 22, пройдя через соответствующие входы преобразователя 21 фаза-код, поступают на входы соответствующих вторых нуль-компараторов 40. Импульсы с выходов вторых нуль-компараторов 40 подаются на синхронизируемые входы соответствующих вторых элементов 41 синхронизации, на синхронизирующие входы которых поступают через четвертый импульсный вход преобразователя 21 фаза-код импульсы последовательности Ъ. На выходе каждого из указанных вторых элементов 41 синхронизации образуются импульсы с частотой следования Г, сдвинутые по фазе относительно опорных импульсов на угол, пропорциональный углу поворота соответствующего датчика 22. Импульсы с выходов соответствующих вторых элементов 41 синхронизации поступая на входы раз" решения записи соответствующих регистров 36, периодически переписывают в регистры 36 код с выхода. счетчика 37. Код, переписанный в регистр

36,пропорционален сдвигу фазы напряжения на выходе соответствующего датчика 22, а следовательно и углу поворота его ротора.

Кроме того, импульсы последовательности б, пройдя через тактовый вход преобразователя 26 кода и тактовые входы всех формирователей 44 сигналов, поступают в каждом формирователе 44 сигналов на счетный вход програмного i счетчика 45, который формирует Й - ортогональных импульсных последовательностей и импульс переполнения, где и - разрядность числа кода управления.

N ортогональных импульсных последовательностей в программном счетчике 45 вырабатываются следующим образом.

Третий делитель 58 частоты заполняется импульсами последовательности б, и на его выходе образуется последовательность счетных импульсов, следующая с частотой Фс„= 2 ° 1o (2 -1)1/

Последовательность счетных импульсов частоты f „заполняет двоичный счетчик 59, выходы N первых разрядов которого подключены к входам соответствующих формирователей 60 длительности импульсов. В момент изменения состояния каждого из первых

008703 !О разрядов двоичного счетчика 59 с

"0" в "1" на выходе соответствующего формирователя 60 длительности импульсов появляется импульс, длительность которого равна ь„= (2 f (2 -1)) с.

Последовательности импульсов с выходов формирователей 60 длительности импульсов образуют ортогональную систему функций на отоеэке длины 2 1 1 . Привязка ортогональной системы, вырабатываемой в каждом из формирователей 44 сигналов, к

m-й фазе опорного напряжения, питающего электродвигатель, осуществляется с помощью синхронизирующего импульса, поступающего на первый вход четвертого триггера 46 и на вход установки в,ноль программного счетчика 45 через соответствующий вход преобразователя 26 кодов. При поступлении синхронизирующего импульса устанавливаются в ноль третий дели 5 тель 58 частоты и двоичный счетчик

59. Импульс переполнения появляется на выходе программного. счетчика 45 после поступления 2 счетных импульсов на вход двоичного счетчика 59, т.е. через время 2 ° У „c после прихода синхронизирующего импульса на вход установки в ноль. Импульс переполнения переключает четвертый тоиггер 46 на выходе которого формируется сигнал фазы 4 (t), принимающий значения

0 при Оф (t) 7i 0 () = при u (t). < 0

TA

Ортогональные импульсные последовательности поступают на первые входы всех мультиплексоров 47 формирователей 44 сигналов. На второй вход каждого мультиплексора 47 поступает прямой М-разрядный код числа кода управления А с соответствующего регистра 43 .таким образом, что младший разряд кода числа А управляет подключением на выход мультиплексора 47 последовательности импульсов, формируемой в программном счетчике 45 формирователем 60 длительности импульсов, связанным с выходом

N--ro разряда двоичного счетчика 59.

С выхода каждого из мультиплексоров 47 на импульсный вход соответствующего коммутатора 48 поступает цифровая квазичастотная последовательность, бк (t) число импульсов кототп к„(Ч= Ф (1 Z (Н

1ПК П1

11 100870 рой за период фазы Uy опорного напряжения, питающего электродвигатель 2З, определяется величиной кода управления Ак.

Коммутатор 48, выполняемый на ком- бинационных логических элементах формирует сигналы и Кр (+)=+„(+)Z„(+)у где Z(t)= 4 (4)aignh +У „(Ч.sign,4< где тяп" А - знак кода управления, поступающий с (N+I)-го разряда К-ro регистра 43 на вход знака К-го коммутатора 48 .каждого формирователя

44 сигналов.

Сигналы К „ и KZ с выходов каждого коммутатора 4 через соответствующие выходы формирователя

44 сигналов и преобразователя кодов подключены к входам сигналов управления силовых. коммутаторов 24 и осуществляют управление коммутацией тока от соответствующей фазы Цф р якорной цепи электродвигателя. Сигналы К и тк

К2, пройдя через входы сигналов

nlK управления силовых коммутаторов 24, поступают на входы выключателей 49.

В выключателе 49 сигналы К1. и К2

1ЯК „тПК усиливаются с помощью усилителейформирователей 51, каждый из которых обеспечивает управление соответствую» щим силовым коммутирующим элементом— одним из запираемых тиристоров 5255. При открывании одного из тирис.торов 52-55 якорная цепь электродвигателя подключается к вторичной обмотке трансфторматора 50 на время действия управляющего сигнала К или

Bll4.

Ка

Вычисление кода управления по каж- 4 дойиз координат выполняется циклически (величина цикла повторения определяется параметрами и требуемыми показателями качества цифрового следящего электропривода ), последовательность обработки координат задается программно блоком 1 управления.

Перед началом вычислений кода управления по каждой: из К координат на и-ом шаге устройство находится в сле- ss .дующем исходном состоянии.

Первый делитель 15 частоты обнулен. На вторые входы первого 11 и

3 12 второго 12 элементов И с выхода первoro триггера 18 поступает потенциал ((hHI ° 63) открывающий первый .11 и второй 12 элементы И. На вторые входы третьего 13 и четвертого 14 элементов

И постуйают потенциалы соответственной с выходов второго 19 (фиг.бе) и третьего 20 (фиг. 6 с} триггеров, закоывающие тоетий 13 и четвертый 14 элементы И. С выходов шифратора 29 команд через выходы блока 1 управления выводятся позиционные коды, которые на первом выходе блока 1 управления представляют собой код скорости Х п ), íà BTopQH - константу К1, определяющую добротность следящего привода, на третьем - коэф" фициент пропорциональности К2, за висящий от частоты замыкания контура следящего электропривода, на четвертом — конст.анту К, определяющую меру компенсации скоростной ошибки, на пятом — константу К4, определяющую коэффициент усиления интегрального ка нала регулятора в скоростном контуре привода, на шестом - константу К, определяющую коэффициент усиления пропорционального канала регулятора скоростного привода, на седьмом - константу Uónp 1д@ определяющую максимальную величийу сйгнала управления подаваемого на электродвигатель, на восьмом - код адреса (номера) обра" батываемой координаты. Константы с первого по седьмой выходов блока 1 управления вводятся в сумматоры 2, и 7 и интеграторы 3 и 5, подготавливая их к выполнению на данном шаге вычислений, необходимых для замыкания контура цифрового следящего электропривода по данной координате. С восьмого выхода блока 1, управления подается код адреса на блоки 8, 9 и 34 оперативной памяти, дешифратор

42 и коммутатор 35, через который на первый вход четвертого сумматора 32 выводится код с выхода соответствующего регистра 36.

Вычисление кода управления А на и-м шаге по К-й координате выполняется следующим образом.

Импульс последовательности O c первого выхода распределителя 17, пройдя через первый элемент И 11 (фиг.63} поступает на первый импульсный вход преобразователя 21 фаза-код, на входы разрешения считывания" первого 8, второго 9 и третьего 34 блоков оперативной памяти. Коды из пер1008703

13 вого 4 и второго 9 блоков оператив.ной памяти в качестве начальных условий при интегрировании на данном шаге выводятся соответственно на четвертый вход первого интегратора

3 и на пятый вход второго интегратора 5. По импульсу, поступающему с. выхода первого элемента И 11 измен няет свое состояние третий триггер 20, закрывая четвертый элемент

И 14.

По импульсу, поступающему на первый импульсный вход преобразователя 21 фаза-код, из третьего блока 34 оперативной памяти по адресч, вводимому .из блока 1 управления, считывается код.Хд (п-1, пропорциональный величине угла поворота вала соответствующего датчика 22 на предыдущем ша" .ге вычислений. Код X fn-1) поступает на второй вход четвертого сумматора

32, В четвертом сумматоре 32 вычисляется приращение пути Х скfn)=X (n)X> fn-1) за один цикл вычислений "no дайной координате, где X

К

Импульс последовательности о с эторого выхода распределителя 17, пройдя через второй элемент И 12 (фиг.бк), поступает на первый вход .второго триггера 19 и на четвертый вход первого сумматора 2. При этом .второй триггер l 9 переключается, открывая третий элемент И 13. А по импульсу, приходящему на четвертый вход сумматора 2 начинаются вычисления формульных зависимостей, определяющих качество цифрового следящего электропривода. При этом первый сумматор 2 вычисляет величину

0„(п)=К„(x ГО) X (n)) (1)

К К

14

На выходе первого интегратора 3 появляется величина

0 (п)=0 fn-1)+ К U (и), (2 )

К К К К

° где () (n-13 -; выходная величина первого икнтегрутора 3 в предыдущем цикле вычислений, хранения в первом блоке 8 оперативной памяти и выводимая на вход первого интегратора 3 (вперед началом данного цикла вычислений.

Второй сумматор 4 вычисляет величину

l"3= > () ХО К(п) К Х ()).(3)

Второй интегратор 5 на данном шаге формирует величину

U (в)ф (и-1)+к ° О (о)1к, (4)

К К К К K где U (n-11 - выходная величина вто4» рого интегратора 5 в предыдущем цикле вычислений по данной координате, хранимая во втором блоке 9 оперативной памяти и выводимая на вход второго интегратора 5 перед началом

23 . данного цикла вычислений.

В ограничителе б тока величина

04„(п) сравнивается с константой

0 „р,„с()(К, наименьшая по модулю вели36 чина, имеюшая знак величины U< fn$ и обозначаемая () (и), поступает на вход третьего сумматора 7 с первого выхода ограничителя 6 тока.. Ha выхо, де третьего сумматора 7 образуется сигнал „„„=о И и, г - м ПР,к +

Значение О пР g сравнивается в ограничителе 6 тока с константой

«)вг в)с(„К наименьшаЯ по модУлю вели0 чина, представляющая собой код управления АК по К-й координате со .знаком О „Р К выводится с выхода кода управления ограничителя 6 тока на

45 вход кода управления преобразовате: ля 26 кодов.

При изменении величин коэффици- циентов К1, К, К4„и К5- по каждой к К К

: из координат может быть осуществлено регулирование динамических характеристик электропривода. Привод является следящим с компенсацией скоростной ошибки, если К3 0 и без компенсации скоростной ошибки, если К =0. При. вод переводится в регулируемый режим если К1 =О, и КЗК 40. Регулятор скоростного контура является пропорциональным, если К, 0 и К =О, интегК 5к ральным, если К4, 0 и К „0, интег15 10087 рально-прояорциональным, если К4. фО, к

gg Ô0. Кроме того, изменение динаминеских характеристик электропривода, а также выбор приемлемого времени загрузки вычислительного комплекса, могут быть осуществлены с помощью изменения частоты генератора 16.

Импульс последовательности с третьего выхода распределителя 17, пройдя через третий элемент И 13 (фиг.6 Л),1в поступает на первый вход первого триг гера 18 и на счетный вход первого де- . лителя 15 частоты. При этом первый триггер 18 переключается, закрывая первый 11 и второй 12 элементы И. д

Последующие импульсы, проходящие через открытый третий элемент И 13 и поступающие на первый вход первого триггера 18 и на .счетный вход первого делителя 15 частоты, заполняют первый делитель 15 частоты до тех пор, пока с его выход не появится импульс переполнения (состояние первого .триггера 18 не изменится, он . 25 продолжает закрывать первый 11 и вто„г рой 12 элементы И ). Импульс переполнения (фиг.6 и ) с выхода первого делителя. 15 частоты появляется через время и ) ts, ïîñëå поступления на четвертый вход первого сумматора 2 импульса с выхода первого элемента

И 11,.где и ь,„- время, необходимое для реализации формульных зависимостей (1 ) - (5 1. Импульс переполнения переключает третий триггер 20, при этом открывается четвертый элемент

И, и пройдя через вход разрешения записи кода преобразователя 26 кодов на вход синхроимпульса дешифратора 42, поступает на вход разрешения записи соответствующего регистра 43 (по адресу, вводимому в преобразователь 26 кодов с восьмого выхода блока 1 управления ), разрешая перепись кода управления с выхода 4> кода управления ограничителя 6 тока в данный регистр 43.

Импульс последовательности В с четвертого выхода распределителя 17

03 16 йройдя через открытый четвертый элемент И 14 (фиг.6M) поступает на входы разрешения записи кода первого 8 и второго 9 блоков оперативной памяти, на вход первого элемента 10 задержки, на вторые входы первого 18 и второго,19 триггеров. При этом с выходов первого 3 и второго 5 интеграторов соответственно в-первый 8 и второй 9 блоки оперативной памяти переписываются коды по адресу, выводимому с.восьмого выхода блока 1 уп равления, первый триггер 18 переключается, открывая первый 11 и второй

12 элементы И, второй триггер 19 переключается, закрывая третий элемент

И 13. Кроме того, пройдя через первый элемент 10 задержки (фиг.бо ), импульс с выхода четвертого элемента

И 14 сбрасывает в "0" первый 3 и второй 5 интеграторы и через вход блока

1 управления поступает на счетный вход счетчика 27 команд, изменяя его состояние упри этом код с выхода счетчика 27 команд, поступающий на вход блока 28 памяти команд, увеличивается на один бит), соответственно изменяются кодь; на выходе блока 28 памяти команд, на выходах шифратора

29 команд, т.е. на первом " восьмом выходах блока 1 управления.

Таким образом, цифровой следящий привод подготовлен к следующему циклу вычислений кода управления.

Изобретение имеет более широкую область применения, так как позволяет осуществить регулирование многокоординатного объекта управления с максимальным использованием общих для всех координат вычислительных средств. Сокращение объема. электронного оборудования в предлагаемом электроприводе - по сравнению с объемом электронного оборудования, необходимого при использовании устройства - прототипа, составляет при трехкоординатном объекте 324,, при четырехкоординатном 423, при восьмикоординатном 583.

l008703

1008703

>оо81о>

1008703

1008703

ВНИИПИ Заказ 233б/58 Тираж 872 Подлисное филиал ППП Патент", г. Ужгород, ул. Проектная, 4