Запоминающее устройство с самоконтролем

Запоминающее устройство с самоконтролем

Иллюстрации

Показать все

Реферат

 

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, соде ржащее блок памяти, информационные входы которо;го подключены к выходам регистра ввода, а выходы - к входам регистра вывода, выходы которого соединены с входами блока контроля, выход которого под ключен к входу генератора тактовых сигналов, и счетчики, причем вход первого счетчика соединен с выходом генератора тактовых сигналов, а один из выходов - с входом второго счетчика , выходы которого и другие выходы первого счетчика подключены к адресным входам блока памяти, о т л н ч а ю t.e е с я тем, что, с целью повышения надежностиустройства, в него введены триггеры, элементы И и элемент ИЛИ, входы которЬго подключены к выходам первого в второго элементов и соответственно, а выход, сог Ъдинен со счетным входом -первого триггес а,прямой выход которого подключен к входу регистра ввода,а установочные входы соединены соответственно с входами второго триггера,прямой и инверснь1й выходы которого подключены к первым входам первого и второго элементов И соответственно, причем второй вход первого элемента г1 соединен с выходом генератора тактовых сигналов, второй вход второго элемента И подключен к -выходу первоС го счетчика,входы второго триггера гвляются соответственно первьм и BTOf ьм управляющими-входами устройства. В

СОЮЗ СООЕТСНИХ

СОЦИО ИСТИЧЕСНИХ РЕСПУБЛИК зсю G- 11 с 11 оо

1 „.. .." . .ф " " -- ..! 1 . -, г- E

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21 ) 3357749/18- 24 . (22) 27.11.81. (46) 07.04.83. Бюл. 9 13, .(72) В.А.Васильев и И.Д;Соболев (53) 681.327(088.8) (56) .1. Авторское свидетельство СССР . э 601762, кл. G 11 С 29/00, 1976 .

2. Патент США В 4055754, кл. 235/302, опублик 1977 (прототип). (54)(57) 3AII0MHHAKNgEE УС1Р0ЯСТВ0 C САМОКОНТРОЛЕМ, содержащее блок памя" ти, ин4оруаационные входы которого подключены к выходам регистра ввода, а выходы - к входам регистра вывода, выходы которого соединены с входами блока контроля, выход которого подключен к входу генератора тактовых. сигналов, и счетчики, причем вход первого- счетчика соединен с выходом генератора тактовых сигналов, а один иэ выходов - с входом второго счетчика, вйходы которого и другие выходы,SU„„1010651 А первого счетчика подключены к, адресным входам блока памяти, о т л ич а ю щ.e е с я тем, что, с целью новыаения надежности устройства,. в него введены триггеры, элементы И и элемент ИЛИ, входы которого подключена к выходам первого и второго элементов И соответственно, а выход,со» единен со счетно входом -первого триггера, прямой выход которого подключен к входу регистра ввода,а установочные входы соединены.соответственно с входами второго триггера,пряMoN s инверсный выходы которого подключены к первым входам первого и второго элементоэ И соответственно, причем второй вход первого элемента 3

И соединен с выходом генератора тактовых сигналов, второй вход второго юлемента И подключен к -выходу первого счетчика, входы второго триггера вляются соответственно первым и вто ива управляющими.входами устройства.

101 О.б 51

20

30

Изобретение относится к запоминающим устройствам (ЗУ) и может быть применено в цифровых вычислительных. устройствах; в частности в системах числового программного управления.

Известно запоминающее устройство, с самоконтролем, содержащее запоминающую матрицу, адресный блок и блок формирования данных, подключенные к блоку управления, счетчик, регистры и схему сравнения (1 J.

Недостатком данного устройства является невозможность проверки исправности электронного "обрамления" запоминающих матриц.

Наиболее близким техническим реше-15 нием к предлагаемому является запоминающее устройство с самоконтролем, содержащее запоминающую матрицу, соответствующие входы которой соединены с выходами дешифратора адреса и регистра ввода, а выходы — с входами регистра вывода, выходы которого соедины со входами блока контроля, выход блока контроля подключен к входу генератора тактовых импульсов, выход которого подключен к входу счетчика адреса, выходы которого соединены с соответствующими входами дешифратора адреса g2 J.

Недостатком этого устройства является невозможность определить неисправность.дешифраторов адресов строк и столбцов, что снижает надежность устройства.

Цель изобретения — повышение надежности устройства, а также повышение достоверности диагностического контроля запоминающих матриц.

Поставленная цель достигается тем, что в запоминающее устройство с са- 40 моконтролем, содержащее блок памяти, информационные входы которого подключены к выходам регистра ввода, а выходы — к входам регистра вывода, выхОды KGTopoz o сОединены с вхОдами 45 блока контроля, выход которого подключен к входу генератора тактовых сигналов, и счетчики, причем вход первого счетчика. соединен с выходом ,генератора тактовых сигналов„ а один 0 иэ выходов - с входом второго счетчика, выходы которого и другие выходы первого счетчика подключены к адрес.ным входам блока памяти, введены триггеры, элементы И и элементы ИЛИ, входы которого подключены к выходам первого и второго -элементов И соответственно, а выход соединен со счетным входом первого генератора, прямой выход которого подключен к входу ре,гистра ввода, а установочные входы, 60 соединены соответственно с входами второго триггера, прямой и инверсный выходы которого подключены к первым входам первого и второго элементов И соответственно, причем. второй, вход . б5

t первого элемента И соединен с выходом генератора тактовых сигналов,вто1рой вход второго элемента И подключен к выходу первого счетчика, входы второго триггера являются соответственно первым и вторым управляющими входами устройства.

На чертеже приведена структурная схема устройства. Предлагаемое устройство содержит регистр 1 ввода, блок 2 памяти со астроенными дешифраторами 3 адресов строк и столбцов, регистр 4 вывода,генератор 5 тактовых сигналов, первый б и второй 7 счетчики, предназначенные для формирования адресов строк и адресов столбцов соответственно, блок 8 контроля, первый 9 и второй 10. триггеры, элемент ИЛИ 11. На чертеже обозначены первый 12 и второй 13 управляющие входы устройства. Устройство содержит также первый 14 и второй 15 элементы И.

Устройство работает следующим образом.

Устройство обеспечивает формирование четырех тестовых кодов. для про-. верки запоминающих ячеек в режиме

1контроля на входы 12 и 13 поступают в противофазе логические сигналы

"1" и "0". В зависимости от комбинации Фаз на входах 12 и 13, на выходе триггера 9 устанавливается сигнал логической "1" или логического "0", который при работе генератора 5 запи-. сывается в запоминающую матрицу блока 2 памяти. Цля проверки встроенных дешифраторов 3 на входы 12 и 13 с небольшой задержкой относительно друг друга подаются сигналы логической "1". При этом разрешается работа триггера 9 по счетному входу. Триггер 10 запоминает последовательность поступления сигналов по входам 12 и 13 и в соответствии с этим через элемент

ИЛИ 11 на счетный вход триггера 9 поступают сигналы либо с выхода генератора 5, либо с выхода счетчика б °

Триггер 9 будет менять свое состояние либо по каждому сигналу от генератора

5, либо по каждому сигналу переполнения счетчика б. В блок 2 памяти запишется тестовый код, причем "1" и "0" в запоминающих ячейках будет чередоваться либо по строкам, либо по столбцам, т.е. в первом случае четные строчки "1", нечетные "0", во втором — четные столбцы "1", нечетные "0".

Проверка исправности блока 2 памяти и дешифраторов 3.осуществляется путем считывания контрольных тестов при помощи блока 8. При обнаружении ошибки сигнал с выхода блока 8 блокирует работу генератора 5.

Технико-экономическое преимущество

1 предлагаемого устройства заключается ,в том, что оно позволяет выявить не1010651

Составитель Т. Зайцев

Редактор Н. Гришанова ТехредЛ.Пекарь Корректор М. Коста

Заказ 2495/39 Тираж 592 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, .Ул. Проектная, 4 исправности не только запоминаюших ячеек, но их электронного "обрампения" - дешифраторов строк и столбцов, за счет чего обеспечивается его более высокая надежность по сравнению с прототипом.