Логическое переключающее устройство для раздельного управления группами тиристорного циклоконвертора

Логическое переключающее устройство для раздельного управления группами тиристорного циклоконвертора

Иллюстрации

Показать все

Реферат

 

ЛОГИЧЕСКОЕ ПЕРЁКЛЮЧАНЩЁЕ УСТРОЙСТВО ДЛЯ РАЗДЕЛЬНОГО УПРАВЛЕНИЯ ГРУППАМИ ТИРЙСТОРНОГО ЦИКЛОКОНВЕРТОРА , содержащее два элемента задержки , входы которых соединены с выходами &-триггера, 5 -вход которого подключен к выходу первого элемента ИЛИ, а R -вход - к выходу второго элемента ИЛИ первый вход первого элемента ИЛИ соединен с выходом первого двухвходового элемента И, .а первый вход второго элемента ИЛИ соединен с выходом второго двухвходового элемента И, первый вход первого элемента И подключен через первый элемент НЕ к источнику сигнала, разрешающего фондирование положительного полупериода выходного напряжения, а первый вход второго элемента И подключен через второй элемент НЕк источнику сигнала, разрешающего форячирование отрицательного полупериода выходного напряжения, вторые входы каждого элемента И соединены между собой V через третий элемент НЕ подключены к выходу датчика состояния проводимости вентилей, отличавю щ е е с я тем, что,с целью повышения помехоустойчивости и надежности раздельного управления, оно снабжено двумя логическими элементами ЗАПРЕТ, двумя формирователями импульсо 7 Йвумя дополнительными элементами И, двумя дополнительнБми элементами НЕ и двумя трехвходовыми элементами И, причем вьоход первого трехвходового элемента И предназначен для подключения разрешающего формирование выходного тока отрицательного направле ния входа блока управления, выход второго трехвходового элемента И предназначен для подключения разрешакицего Формирование выходного тока положительного направления входа блока управления, первый вход первого трехвходового элемента И соединен с выходом элемента задержки, подклю- Щ ченного к прямому выходу триггера, а (Л первый -вход второго, трехвходового элемента И соединен с выходом элемента задержки, -подключенного к инверсному выходу RS-триггера, вторые входы каждого из трехвходовых элементов И соединены между собой и подключены к выходу первого дополнительного элемента НЕ, третьи входы каяодого из трехвходовых элементов И соединены между собой и подключены к выходу второго дополнительного элемента НЕ, при этом вход первого до Р1 полнительного элемента НЕ соединен с выходом первого дополнительного двухвходового элемента И, а Bxojct второго дополнительного элемента НЕ соединен с выходом второго дополнительного двухвходового элемента и, первый вход первого дополйительного двухвходового элемента И соединен с выходом первого формирователя импульса длительностью Т, подключенного к пргямому выходу,RS-триггера,а первый вход второго дополнительного двухвходового элемента И соединен с выходом второго формирователя импульса.подключенного к инверсному выходу F -TPHI гера , причем второй вход первого д6

„„SU„„ 1010715 A

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

g(59 Н 02 Р 13/16

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЙ

Н ABTOPGHOMV СВИДЕТЕЛЬСТВУ (Z1) 2949152/24-07 (22) 04.07.80

:(46) 07.04.83. Бюл, Ф 13 (72) Б.С.Готовский, Г.В.Лобунец и В.Г.Сидоров, (71) Белорусский ордена Трудового

Красного Знамени политехнический институт (53) 621.316.727(088.8) (56) 1. Барский В.A. Раздельное управление реверсивными тиристорпвми преобразователями, Энергия, 1973, с. 41.

2. Полупроводниковые выпрямители. ,Под ред. Ф.И.Ковалева, М., Энергия, 1978, с.243. (54)(5?). ЛОГИЧЕСКОЕ ПЕРЕКЛЮЧАЮЩЕЕ

УСТРОЙСТВО ДЛЯ РАЗДЕЛЬНОГО УПРАВЛЕНИЯ ГРУППАМИ ТИРИСТОРНОГО ЦИКЛОКОНВЕРТОРА, содержащее два элемента задержки, входы которых соединены с выходами Я&-триггера, 5 -вход которого подключен к выходу первого элемента ИЛИ, à R -вход - к выходу второго элемента ИЛИ; первый вход перво го элемента ИЛИ соединен с выходом первого двухвходового элемента И, .а первый вход второго элемента ИЛИ сое динен с выходом второго двухвходового элемента И, первый вход первого элемента И подключен через первый элемент НЕ к источнику сигнала, разрешающего формирование положительного полупериода выходного напряжения, а первый вход второго элемента И подключен через второй элемент НЕ к источнику сигнала, раэрешакщего Формирование отрицательного полупериода выходного напряжения, вторые входы каждого .элемента И соединены между собой Ю Чйрез третий элемент НЕ подключены к выходу датчика состояния проводимости вентилей, о т л и ч а -.ю щ е е с я тем, что с целью повышения помехоустойчивости и надежности раздельного УПравления, оно снабжено двумя логическими элементами ЗАПРЕТ, двумя Формирователями импульсов, )двумя дополнительными элементами И, дву. мя дополнительными элементами НЕ и двумя трехвходовымн элементами И, причем выход первого трехвходового элемента И предназначен для подключения разрешающего Формирование выходного тока отрицательного направле. ния входа блока управления, выход второго трехвходового элемента И предназначен для подключения разрешающего формирование выходного тока положительного направления входа блока управления, первый вход первого трехвходового элемента И соединен

Ф с выходом элемента задержки, подклю- Q ченного к прямому выходу триггера, а первый вход второго,трехвходового элемента И соединен с выходоь элемента задержки, »подключенного к инверсному выходу RS-триггера вторые

O входы каждого из трехвходовых элемен* тов И соединены между собой и подключены к выходу первого дополнительного элемента НЕ, третьи входы каждого из трехвходовых элементов И соединены между собой и подключены к выходу второго дополнительного элемента НЕ, при этом вход первого до» полнительного элемента НЕ соединен с выходом первого дополнительного двухвходового элемента И, а вход вто. рого дополнительного элемента НЕ соединен с выходом второго дополнительного двухвходового элемента И, первый вход первого дополнительного двухвходового элемента И соединен с выходом первого Формироватейя импульсе длительностью Т, подключенного к щ ямому выходуК5-триггера,а первый вход второго дополнительйого двухвходового элемента И соединен с выходом второго Формирователя импульса подключенного к инверсному выходуЬ-триггера, причем второй вход первого до1010715 полнительного двухвходового элемента

И соединен с выходом источника сигнала, разрешающего формирование отрицательного полупериода выходного напряжения, а второй вход второго дополнительного двухвходового элемента И соединен с выходом источника сигнала, разрешающего формирование положительного полупериода выходного напряжения, выход первого логического эле мента ЗАПРЕТ подключен к второму входу первого элемента ИЛИ, выход кото" рого соединен с S -входом RS-триггера, а выход второго логического элемента. ЗАПРЕТ подключен к второму входу второго элемента ИЛИ, выход которого соединен с Й-.входом RS-триггера, причем прямой вход первого логического элемента ЗАПРЕТ подключен к выходу первого дополнительного двухвходового элемента И, а прямой вход второго логического элемента ЗАПРЕТ подключен к выходу второго дополниИзобретение относится к электро- технике и может быть использовано для раздельного управления циклоконверторами, Известно устройство для раздельного угравления преобразователем, содержащее элементы И, подключенные к входам соответствующих триггеров, выходы которых через элемент ИЛИ под" ключены к входам элементов И (lj.

Недостатком данного устройства является его невысокая надежность, Наиболее близким к предлагаемому является устройство раздельного управления группами тиристорного циклоконвертора, состоящее из трех входных логических инверторов, двух входных логических элементов И, двух входных логических элементов ИЛИ, RS-триггера и двух элементов задержки, входы которых соединены с выходами RS-триггера, причем S-вход триггера подключен к выходу первого входного элемента ИЛИ, а R-вход триггера подключен к выходу второго входного элемента ИЛИ, первый вход перво. го входного элемента ИЛИ соединен с выходом первого входного двухвходового логического элемента И, а первый вход второго входного элемента

ИЛИ соединен с выходом второго входного двухвходового логического элемента И, при этом первый вход первого элемента И подключен через первый входной логический инвертор к источнику сигнала, разрешающего формирование положительного полупериода выходного напряжения, а первый вход тельного двухвходового элемента И, при этом инверсный вход первого логического элемента ЗАПРЕТ соединен с выходом первого элемента И, а инверсный вход второго логического элемента ЗАПРЕТ вЂ” с выходом второго элемента И, причем длительность импульса на выходе формирователей опреде" ляют как

"= (во. + в,,„mow.), где kg — коэффициент запаса по длительности, К > 1,25; и 1 ®А,„,„„- соответственно максимальное значение времени включения и вре" мени выключения наиболее инерционного тиристора в силовой цепи циклоконвертора. в торого элемента И подключен чере з второй входной логический инвертор к источнику сигнала, разрешающего формирование отрицательного полупе5 риода выходного напряжения, причем вторые входы каждого входного элемента И соединены между собой и через третий входной логический инвертор подключены к выходу датчика состояtO ния проводимости. вентилей (21.

Недостатками известного устройства являются низкая помехоустойчивость и невысокая надежность °

Цель изобретения — повышение помехоустойчивости и надежность, Поставленная цель достигается тем, что логическое переключающее устройство для раздельного управления группами тиристорного циклоконвертора, содержащее два элемента задержки, входы которых соединены с выходами

RS-триггера, S-вход которого подключен к выходу первого элемента ИЛИ, а R-вход — к выходу второго элемента ИЛИ, первый вход первого элемента ИЛИ соединен с выходом первого двухвходового элемента И, а первый вход второго элемента ИЛИ соединен с выходом второго двухвходового элемента И, первый вход первого элеменЗО та И подключен через первый элемент ,НБ к источнику сигнала, разрешающего формирование положительного полупериода выходного напряжения, а первый вход второго элемента И подключен че35,рез второй элемент HE к источнику сигнала, разрешающего формирование отрицательного полупериода выходного

1010715 напряжения, вторые входы каждого элемента И соединены между собой и через третий элемент HE подключены к ныходу датчика состояния проводимости вентилей, снабжено двумя логическими элементами ЗАПРЕТ, двумя формирователями импульсов, двумя дополнительными днухнходоными элементами И, дну. мя дсполнительными элементами НЕ и днумя трехнходоными элементами И, причем выход перного трехнходового элемента И предназначен для подключения разрешающего формирование ныходного тока отрицательного направления входа. блока управления, выход второго трехнходоного элемента И 15 предназначен для подключения разрешающего формиронание выходного тока

-положительного направления входа блока управления, первый вход первого трехнходоного элемента И соединен с выходом элемента задержки, подключенного к прямому выходу триггера,а первый вход второго трехнходоногo элемента И соединен с выходом элемента задержки,подключенного к иннерсно- g5 му выходу RS-триггера, вторые входы каждого из трехнходоных элементов И соединены между собой и подключены к выходу первого дополнительного элемента НЕ,третьи входы каждого из трехнходовых элементов И соединены между собой и подключены к выходу второго дополнительного элемента НЕ,при этом вход первого дополнительного элемента

НЕ соединен с выходом первого дополни. тельного днухнходоного элемента И, а вход второго дополнительного элемента НЕ соединен с выходом второго дополнительного днухнходоного элемента И, первый вхоД первого дополнительного днухнходоного элемента И 40 соединен с выходом первого Формирователя импульса длительностью Т, подключенного к прямому .выходу RS-триггера, а первый вход второго дополнительно о днухнходоного элемента И со- 45 единен с выходом второго формирователя импульса, додключенного к иннерсному выходу RS-триггера, причем нторой вход первого дополнительного днухнходоного элемента И соединен с выходом источника сигнала, разрешающего формирование отрицательного полупериода выходного напряжения, а второй вход второго дополнительного днухнходоного элемента И соединен с выходом источника сигнала, разрешаю55 щего формирование положительного.полупериода выходного напряжения, ныход первого логического элемента ЗАПРЕТ подключен к второму нходу перво) го элемента ИЛИ, выход которого соединен с S-входом RS-триггера, а ны« ход второго логического элемента ЗАIIPHT подключен к второму входу нторого элемента ИЛИ, выход которого соединен с R-входом RS-триггера, при- Ц чем прямой вход первого логическогс элемента ЗАПРЕТ подключен к ныходу первого дополнительного днухнходоного элемента И, а прямой вход второго логического элемента ЗАПРЕТ подключен к выходу второго дополнительного днухнходоного элемента И, при этом инверсный вход первого логического элемента ЗАПРЕТ соединен с выходом первого элемента И, а инверсный вход второго логического элемента ЗАПРЕТ соединен с выходом второго элемента

И, причем длительность импульса на выходе формиронателей определяют как

"= Ъ(8кл.пих + выкл.тпах) р где К вЂ” коэффициент запаса по дли1 тельности, К )1,25 ао ш,„и С к max соответственно максимальное значение нремени включения и нремени выключения наиболее инерционного тиристора ,н силовой цепи циклоконвертора.

На фиг. 1 принедена схема устройстна. управления циклоконнерторомf на фиг. 2 — временные диаграммы, поясняющее его работу.

Устройство содержит элементы ИЛИ

1 — 3, элементы И 4 и 5, элементы

ЗАПРЕТ 6 и 7, элементы ИЛИ 8 и 9, триггер 10, элементы 11 и 12 зацвржки, однонибраторы 13 и 14, подключенные к входам элементов И 15 и 16, элементы ИЛИ 17 и 18 . и элементы И

19 и 20.

Пусть Up и U> — логические сигналы, разрешающие формирование на ныходе данной фазы циклоконнертора со ответственно положительную и отрицательную полунолны выходного напряжения; I - логический сигнал о наличии тока н этой же выходной Фазе преобразонателя 1р и Тп — ныходные логические сигналы устройства раздельного управления (УРУ), разрешающие формиронание соответственно положительной или отрицательной полунолны ныходного тока данной Фазы.

Основным элементом УРУ является

RS-триггер 10, каждый из входов которого соединен с выходами логических элементов ИЛИ 8 и 9 собственно.

На одни из входов элементон 8 и 9 подключены выходы элементов ЗАПРЕТ

6 и 7, а на другие входы -. выходы логических злементон И 4 и 5. На входй логического элемента 4 подается инверсия сигналов Up u I а на входы логического элемента 5 — инверсия сигналов U и l. Ha Q-выход триггера 10 подключен однонибратор 14, запускаемый фронтом О/1 и задержка

1010715

О/1 переднегo ронта : -, j,!,-«jt".-eä триггера 10 подключен сог:Tx-;eòcòâett=HQ d,Bettor и:ные Одновибратср 13 и за.дер»жка 1,, Одно:=".»á: =-"о:"-- " 3 1 i {t»t- -.:мируют единичный имл,:льс.. ли. ель нос-тью Т начинал г. l,»ri »-;нт а — оп;» ти

ВхОды фронта « / 1 . .j et »; еc. »,Гли тельность Вход -:,: —;:::: иг:-"-.-.: — .:.ент-:ше Т. тО ВыхОднОй импуль, = э Нет HMecTe со входным. Задержки и 1". предназначены для формирован,i:4 некоторой па -(О узы в нуле при переключении триггера

l0, чем исключаетс" -с.:::с. --...=.«e=".ни»е фрон-" тов сигналов н::.: --,:.» г нческих элементов И 19 и 20, 13е-.-.:чина задержки

ДОлжна быть не мен!:.t eй Вре»»;ени рас- 15 пространения сигналов . .ерез элеменTf»t 1 4 г i 6 и 1 8 или элеГ"»е- .н, ttß t 3 г l и 1 7 coo .. BBTCTÃ e н tно рея.,и.яу и-=-ое;лючения, Палее н;.,;».:: . ь"= ..- :::.;. - . Вл -мен- тов ЗАПРЕТ б и 7 подается Выходной сигнал с логи»ч ос к;н, -< e»,! .евое -. Т:ОВ Н

16 и 15, а на запрещающие входы элементов б и 7 — сигналь1 с Выходов элементов 4 и 5. Наконец» логические элементы И 15 и :б блокируют Выходные сигналы одновибратороВ 14 и 13 при негодходящих з »ачениях Входных логических сигналов П и П, чем ис" ключае» ся ВОзможно ть лишних переклю ,чений триггера 10.

ЗО

Проследим рабат., УРУ В нормальном режиме, т„е. при отсутствии помех.

ПУсть В мОмент 1в !t»»t ai!., г,) сиГналы

1=1, Б =1, П =О,. а триггер 1.0 уста=. новлен В состояш:.e A==1 и на Выходе

П = -,. T . .e . разрешается фОрмирование Отрицательного полупериода выходного тока, Триггер при этом находится В режиме хранения информации, так как на Оба его Входа с Выхо- 4О дов элементов 8 и 9 подан нуль, Если

В момент ток. на выходе преобразователя прекратится. и сигнал Т стаНЕт РаВНЫМ НУЛЮг то С ВЫХОД-.-,, ЭЛЕМЕНта 5 через элемент 9 на В;вход .-.ригггера 10 будет подана 1, В резулЬтате триггер установится В состояние

Q — 1. Начиная с этого момента на выходе одновибратора 13 и, соответственно, элемента 15 появится импульс дис-ц) криминации помехи с длительностью T.

Этот импульс блокирует через элементы 19 и 20 выходные сигналы Тр и Т» чем обеспечивается необходимое Время паузы для восстановления запирающих свойств вентилей выходящей из работы группы, ибо Т сetö<„ »tt . Импульс также проходит на вход элемента ЗАПРЕТ б. Однако импульс не проходит на выход элемента б, так как на запрещающий Вход элемента б подается 1 с выхода элемента 4. По истечении

-:ремени T .импульс с выхода одновиб, вЂ.;-„=.îðã 13 снимается, после чего на ..-..:=T;:.ot;;e УРУ появляется разрешение на фэрмиаов ние положительного полупериода -.ка, т.е. I =1 в результате

Г" !

t-..а В..оде преобразователя появляется ток и логический-сигнал приобретает зна -.-ение 1, последнее блокирует

» элементы 4 и 5 и триггер 10 переводится В режим хранения информации.

Пусть В момент времени t< (фиг. 2)

-ter действием .помехи сигйал приобретает значение 0 S-вход триггера !О с Выхода элемента 4 через элемент 8 подается 1 (фиг.2), триггер устанавливается В состояние

О=l, что приводит к появлению на входа е.terriet4 га ЗАПРЕТ 6 ИМПУЛЬСа ДИСКрИминации помехи с элемента 14. Пока помеха присутствует в сигнале I импульс дискриминации не проходит через элемент 6, так как на его запрещающий ВХОД ПодаЕтоя 1 с выхода элемента 4, Однако так как длительность помехи меньше Т, то к моменту окон;.анин иомехи импульс дискриминации гроходит ерез элементы б и 9 на R-Вход триггера и устанавливает его В предыдущее состояние Q=l после чего импульс дискриминации помехи снимаетс= ": выхода элемента 16. В

=,оответствии с изложенным выше порядком работы схемы на время присутстия импульсов дискриминации выходные сигналы УРУ блокируются (фиг. 2).

Принципиально помеха может воздейстВовать на триггер 10 помимо канала Х.

Пусть В момен=. врем.ени t4 (фиг. 2) происходит ложное переключение триггера 10, причем канал, по которому †.рошла помеха, неопределен. Аналогично рассмотренному выше процессу среза после момента Времени t4 блок 14 с.формирует импульс дискриминации помехи, который Восстанавливает триг.

pep 10 в прежнее состояние сразу, после чего импульс дискриминации сниг г мается, а Выходные сигналы с УРУ приобретают значения, предшествующие ложному переключению триггера.. 10.

Таким образом, предлагаемое устройство Обеспечивает повышенную надежность работы УРУ за счет дискриминации импульсов помехи по длительности, причем быстродействие УРУ не уменьшается, так как Величина задержки T по существу не превышает времени, необходимого для восстановления запирающих свойств вентилей силовой схемы преобразователя, 1010715

Юы1

Составитель О.Парфенова

Редак тор Ю. Ков ач Тех ред И. Тенер Корректор A.Äçÿòêî

Заказ 2501/42 Тираж 685 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб °, д. 4/5

Филиал ППЦ Патент, г.ужгород, ул.Проектная, 4