Счетчик с контролем на четность

Счетчик с контролем на четность

Иллюстрации

Показать все

Реферат

 

СЧЕТЧИК С КОНТРОЛЕМ НА ЧЕТНОСТЬ , содержащий двоичный счетчик, блок свертки по модулю два, соединенный с выходами всех разрядов счетчика , блок коррекции признака четности следующего состояния счетчика, состоящий из цепи последовательно включенных элементов И-НЕ, входы которых соединены с выходами счетчика, начиная .с предпоследнего разряда до У- младшего, и триггер запоминания признака четности, отличающийс я тем, что, с целью упрощения устройства, введен коммутатор, первый информационный вход которого соединен с выходом триггера запоминания признака четности, выход - с входом блока свертки по модулю два, а управляющий вход - с входом синхронизации устройства, например с входом счетчика, выход последнего элемента И-НЕ блока коррекции,признака четности следующего состояния счетчика соединен с вторым информационным входом коммутатора, вход счетчика соединен с входом си1 хронизации триггера запоминания признака четности, а выход блока свертки по модулю два с информационным входом триггера запоминания признака четности и является контрольным выходом устройства..,

СОКИ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3313267/18-21 (22) 29.06.81 (46) 07.04.83. Бюл. Р 13 (72) Ю.Я. Берсон, Л.В. Гольдреер, В.A. Кизуб и Е.Я. Марголин (53) 621. 374. 32 (088. 8) (56). 1. Авторское свидетельство СССР

9 376894, кл. Н 03 К 21/34, 1973.

2. Патент США Р 3567916, кл. G 06 F 11/08, 1971 (прототип). (54)(57) СЧЕТЧИК С КОНТРОЛЕМ НА ЧЕТНОСТЬ, содержащий двоичный счетчик, блок свертки по модулю два, соединенный с выходами всех разрядов счетчика, блок коррекции признака четности следующего состояния счетчика, состоящий из цепи последовательно включенных элементов И-НЕ, входы которых соединены с выходами счетчика, начиная с предпоследнего разряда до..SUÄÄ1010728 А.

3(Я) Н 03 К 21/34, G 06 F 11/08 t младшего, и триггер запоминания признака четности, о т л и ч а ю щ и йс я тем, что, с целью упрощения устройства, введен коммутатор, первый информационный вход которого соединен с выходом триггера запоминания признака четности, выход — с входом блока свертки по мюдулю два, а управляющий вход — с входом синхронизации устройства, например с входом счетчика, выход последнего элемента

И-НЕ блока коррекции признака четности следующего состояния счетчика соединен с вторым информационным входом коммутатора, вход счетчика соединен с входом синхронизации триггера запоминания признака четности, Q а выход блока свертки по модулю два— с информационным входом триггера запоминания признака четности и является контрольным выходом устройства.

1010728

Изобретение относится к цифровой вычислительной технике и дискретной автоматике и может быть использовано в устройствах обработки двоичной информации.

Известно устройство, предназна- 5 ченное для контроля двоичного счетчи ка .на четность, содержащее контрольный триггер, дифференцирующие цепочки, элементы И, ИЛИ, НЕ 1 ).

Недостатком указанного устройст- 10 ва являются ограниченные функциональные возможности, так как в нем выполняется только функция определения признака четности следующего состояния счетчика. 15

Наиболее близким к предлагаемому является устройство, состоящее из собственного двоичного счетчика, блока свертки по модулю два, блока индикатора следующего состояния, триггера с раздельными входами, регистра и двух сумматоров по модулю два f 2 ).

Недостатком известного устройства является сложность устройства, определяемая наличием двух запоминающих элементов (триггера и регистра), двух сумматоров по модулю два.

Цель изобретения — упрощение устройства. 30

Поставленная цель достигается тегл, что в счетчик с контролем на четность, содержащий двоичный счетчик, блок свертки по модулю два, соединенный с выходами всех разрядов счетчика, блок коррекции признака,четности следующего состояния счетчика, состоящий из цепи последовательно включенных элементов И-НЕ, входы которых соединены с выходами счетчика, начиная с предпоследнего разряда до 40 младшего, и триггер запоминания признака четности, выход — с входом блока свертки по модулю два, а управляющий вход — с входом синхронизации устройства, например с входом 45 счетчика, выход последнего элемента

И-НЕ блока коррекции признака четности следующего состояния счетчика соединен с вторым информационным входом коммутатора, вход счетчика сое- 50 динен с входом синхронизации триггера запоминания признака четности, а выход блока свертки по модулю два— с информационным входом триггера запоминания признака четности и является контрольным выходом устройства.

На чертеже представлена схема предлагаемого счетчика.

Устройство содержит двоичный счетчик 1, соединенный своими выходами с блоком 2 свертки по модулю два, выход которого соединен с информационным входом синхронизированного триггера 3 запоминания признака четности, блока 4 коррекции признака четности следующего состояния счетчика, входы которого соединены с выходами всех разрядов счетчика 1, кроме выхода старшего разряда, а выход — с входом коммутатора 5, второй вход которого соединен с выходом триггера 3, а выход — с входом блока 2 свертки по модулю два, вход б устройства является счетным входом счетчика 1, а выход 7 — выходом контрольного сигнала "Верно", вход 8 входом параллельной записи начального кода счетчика, вход 9 — входом признака четности, вход 10 вЂ, управляющим входом коммутатора 5, дополнительный триггер 11, например Э или г, К -триггер, служит для преобразования сигнала "Верно" в сигнал "Ошибка" на выходе 12.

Устройство работает следующим образом.

Для определенности принято, что счетчик 1 и триггер .3 переключаются по положительным-перепадам, триггер

11 — по отрицательным, коммутатор 5 в положительные полупериоды подключает триггер 3 к свертке 2, в отрицательные — блок 4 коррекции.

Контроль работы счетчика производится, начиная с произвольного

i -ro состояния. Во второй половине i --го такта работы счетчика комму.татор 5 подключает выход блока 4 коррекции признака четности на вход блока 2 свертки по модулю два, и. блок свертки вырабатывает значение признана четности (i +1)-го состояния счетчика 1, которое запоминается в триггере 3 запоминания признака четности в момент поступления на вход б счетчика 1 фронта очередного (4 +1)-го сигнала счета.

Изменение сигнала на входе б счетчика 1 поступает на управляющий вход коммутатора 5 и подключает выход триггера 3 к блоку 2 свертки по модулю два. После окончания переходных процессов блок 2 свертки по модулю два вырабатывает на своем выходе значение свертки по модулю два (i +1) состояния счетчика совместно с предварительно запомненным значением признака четности этого состояния. При правильной работе счет чика на выходе блока 2 свертки по модулю два, а, следовательно, на контрольном выходе 7 устройства будет сигнал "Верно" ("0"), при ошибке нечетной кратности в работе любого блока устройства — сигнал ношибкаее (ФФ11с )

Предлагаемое устройство может контролировать процесс записи кода начального состояния счетчика. При этом код начального состояния по входам 8 параллельной записи заносится в счетчик 1, а признак четности этого кода записывается по вхо1010728

Составитель Л. Симонова

Редактор Н. Ковалева Техред M.Êîøòóðà Корректор. Ъ, Ференц

Заказ 2503/43 Тираж 934 Подписное

ВНИИПИ Государственного комитета СССР

° по делам изобретений и открытий

113635,-москва, Ж-35, Раушская наб., д. 4/5

» « »

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ду 9 в триггер 3. Во время действия на управляющем входе коммутатора 5 сигнала, подключающего выход триггера, на выходе 7 устройства будет сигнал "Верно".

Предлагаемое устройство контролирует на четность работу вычитающего счетчика, если все прямые выходы разрядов счетчика 1.будут заменены .на инверсные. Для контроля реверсивного счетчика включаются два блоКа

4 коррекции (для суммирующего и . вычитающего режимов ), причем для подключения второго блока коррекции необходима инверсные выходы разрядов счетчика, дополнительный информа- f5 цнонный вход коммутатора 5 и допол- . .нительный управляющий вход коммутатора, на который подается сигнал режима суммирование - вычитание . Воз можно также использование одного бло" ка коррекции с коммутацией его вхо- 20 дов на прявые или инверсные выходы счетчика при. контроле суммирующего и вычитающего режима соответственно.

Частота контроля правильности ра. боты счетчика может не совпадать с частотой его переключения. Например, подавая на управляющий вход 10 коммутатора, сигналы более низкой частоты, получим периодический контроль к»четчика.

Преобразование сигнала "Верно" в сигнал "Ошибка" может быть осуществлено одним иэ известных способов, например с помощью дополнительного триггера 11, вход. синхронизации кото.рого соединяется с входом 10, а информационный вход .— с выходом 7.

При этом запись информации в триггеры

3 и 11 должна производиться в разные полупериоды сигнала 10. таким образом, предлагаемое имеет более простую структуру, а именно в нем исключен один запоминающий элемент, сумматор no модулю два, блок коррекции признака четности существен но проще соответствующего блока прототипа.

Особенно упрощается устройство при

IIocTpoeHikH реверсивных счетчиков с контролем, так как при этом необходимы два блока коррекции (более слоеных в прототипе). Кроме того, при разработке. системы унифицирОванных модулей упрощение устройства позволяет реапизовать счетные устройства с контролем в одном модуле вместо двух °