1012191 - Детектор квазиравновесия (его варианты)

Детектор квазиравновесия (его варианты)

Иллюстрации

Показать все

Реферат

1. Детектор квазиравновесия, содержащий первый и второй ключи, выход первого ключа через последовательно соединенные интегратор и нуль -орган подключен к входу блока управления , второй вход которого подсоединен к опорному входу устройства, а пернвый и второй выходы соединены с управ ляющими входами соответственно первого и второго ключей, вход и выход второго ключа подключены соответственно к выходу генератора импульсов и к входу счетчика, отличающийся тем, что, с целью повыщения точности yci ройства, в него введены амплитудный преобразователь, блок выделения HeHaMe ряемой составляющей сигнала, выход которого соединен с первым входом первого ключа, первый вход - с информационным входом устройства, со вторым входом первого ключа и с третьим входом блока управления, а второй вход - с опорным входсйл устройства И через ам S плитудный преобразователь - с третьим входом первого ключа, а у травляющий вход - с третьим выходе блока управ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ДВТОРСНОМУ СВИДЕТЕЛЬСТБУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 3351 607/1 8-24 (22) 02.11,81 (46) 15.04.83. Бюл. % 14 (72) В.А. Волков, Б.А. Памфилов, А. Ф. Прокунцев и Г. И. Шаронов (53) 621.374.33 (088.8) (56) 1. Авторское свидетельство СССР

% 387330, кл. G 05 В 1/01, 1970.

2. Авторское свидетельство СССР

:% 664121, кл. 6 01 R 27/02, 1978 (прототип) . (54) ДЕТЕКТОР КВАЗИРАВНОВЕСИЯ (ЕГО ВАРИАНТЫ) (57) 1. Детектор квазиравновесия, содержащий первый и второй ключи, выход первого ключа через последовательно соединенные интегратор и нульорган подключен к первому входу блока управ ления, второй вход .которого подсоединен к опорному входу устройства, а пер

„„SU„„1012191 A рц G. 05 В 1/Ol Ci 01 R 27/02 вый и второй выходы соединены с управ-, ляющими входами соответственно первого и второго ключей, вход и выход второго ключа подключены соответственно к выходу генератора импульсов и к входу счетчика, отличающийся тем, что, с целью повышения точности ym ройства, в него введены амплитудный преобразователь, блок выделения неизме ряемой составляющей сигнала, выход которого соединен с первым входом первого ключа, первый вход - с информационным входом устройства, со вторым входом первого ключа. и с третьим входом блока управления, а второй вход - с опорным входом устройства и через ам е плитудный преобразователь - с третьим входом первого ключа, а управляющий вход - с третьим выходом блока управ10121 01

2. Детектор, содержащий первый и второй ключи, выход первого ключа через последовательно соединенные интегратор и нул орган подключен к первому входу блока управления, второй вход которого подсоединен к опорному входу устройства, а первый и второй выходы соецинены с управляюшими входами соответственно первого и второго ключей, вход и выход второго ключа подключены соответственно к выходу генератора импульсов и к входу счетчика, о т л и ч а ю ш и йс я тем, что, с целью повышения точности устройства, в него введены амплитудный преобразователь и блок компенсацит неизмеряемой составляющей сиг нала, выход которого подключен к первому входу первого ключа, первый входк информационному входу устройства и к третьему входу блока управления, второй вход - к опорному входу устройства и через амплитудный преобразовательк второму входу первого ключа, а управляюший вход - к третьему выходу блока управле; ия.

3. Детектор по п. 1, о т л и ч а юш и и с я тем, что блок выделения измеряемой составляющей сигнала содержит последовательно соединенные управ1

Изобретение относится к электроиэмерительной технике и может быть использовано в приборах допускового контроля параметров комплексных двухполюсников, мостах и компенсаторах переменного тока.

Известен детектор квазиравновесия, содержащий два согласуюших блока, выходы которых соответственно через первый и второй двухполупериодные выпрямители соединены с соответствующими входами вычитаюшего блока, выхоц которого подключен к сигнальному входу интеграт ора, выход которого подсоединен к сигнальному входу блока сравнения, управляющие входы интегратора и блока сравнения соецинены с выходом времязацаюшего блока (1).

Указанное устройство сравнивает модули двух гармонических сигналов оцичековой частоты, но не позволяет срав..ивать разцельно синфазные и квадратурные составляюшне этих сигналов. ляемый фазоврашатель, делитель напряжения и нуль-орган, второй вход которого является первым входом блока, а выход соединен со вторым входом делителя напряжения, выход которого является выходом блока, вход управляемого фазовращателя является вторым входом блока, а управляюшие входы управляемого фаэоврашателя и делителя напряжения являются управляющим входом блока.

4. Детектор по п. 3, о т л и ч а юш и и с я тем, что блок компенсации неизмеряемой составляющей сигнала со-. держит последовательно соединенные управляемый фазовращатель, делитель напряжения и нуль-орган, а также блок вычитания, первый вход которого соеди» нен с вторым входом нуль-органа и является первым вхоцом блока, второй вход соединен с выходом делителя напряжения а выход является выходом блока, причем выход нуль-органа подключен к второму входу делителя напряжения, управляющий вход которого соединен с управляюшим входом управляемого фазоврашателя и является управляющим входом блока, вход управляемого фазоврашателя является вторым входом блока.

Кроме того, сигнал на выходе детектора имеет аналоговую форму, что требу- ет дополнитепьного аналого-цифрового преобразования для случая экстраполяционного формирования регулируюших воздействий для уравновешивания, например, мостовой измерительной цепи.

Известно устройство для контроля параметров комплексных сопротивлений, параметров комплексных сопротивлений,содержашее генератор синусоидального напряжения,выход которого соединен с входами первичного измерительного преобразователя и формирователя импульсов, выход кото»

15 )рого подключен к первому входу блока управления, выходы которого подсоединены соответственно к управляющим входам первого, второго и третьего ключей и первому Входу блока запоминания, первый и второй выходы которого соединены с сиг» нальным входом второго ключа и первым входом первого ключа, второй и третий входы которого подключены соответствен1012191 но к выходам источника опорного напряжения H первичного измерительного преобразователя, а выход - к входу интегра- . тора, первый и второй выходы которого подсоединены к второму входу блока запоминания и через нульорган к второму входу блока управления соответственно, выход генератора импульсов через третий ключ соединен со входом счетчика а .

Данное устройство позволяет получать цифровую информапию об отношении соотавляющих одного из сигналов (с выхода первичного измерительного преобразователя) ко второму, взятому за опорный 13 (сигналу с выхода генератора синусоидального напряжения). Однако устройство обладает низкой точностью, так как вследствие задержек срабатывания формирователя импульсов и трехпозиционного 20 ключа выходные напряжения интегратора в конце первого такта интегрирования соответственно для синфазной-и квадратурной составляющих будут равны не

TUN хИ

Uy = c059 и 0 = Яиц>

4с = 0 (Ч @)= COS МСО5|T 0U три

> TuÄ тО„. 30 ь111 51и ц„= :1и(ц,е}=

1 кь 2. В с

ТОи

- Х чиЧСЖЧ+ 2Г СО Ччиб

ТОи где Т - период синусоидального напряже3S ния;

Q амплитуда информационного сигнала;

- постоянная времени интегратора;

- фазовый сдвиг между опорным и информационным гармоническими сигналами;

9 - фазовая погрешность от задеу жек.

Таким образом, в сигналах интеграто43 ра присутствуют как измеряемая составляющая, так и неизмеряемая. Косинусная составляющая погрешностей несущественна, поскольку она лишь незначительно ме-. няет напряжение интегратора, а при при нятом способе двухтактного интегрирования ато не сказывается на конечном результате. Влияние синусной погрешности, особенно в случаях, когда измеряемая составляющая намного меньше неиэмеряемой, играет определяющую роль. Кроме того, дополнительная погрешность вызвам на тем, что напряжения на выходах reнератора синусоидального напряжения и источника образцового напряжения и источника образцового напряжения вследствие влияния различных дестабилизирующих факторов могут изменяться незави»симо друг от друга.

Иель изобретения - повышение точнос

THe

Указанная цель достигается тем, что в детектор квазиравновесия, - содержащий первый и второй ключи, выход первого ключа через последовательно соединенные

H8TerpaTop H нул орган подключен к первому входу блока управления, второй вход которого подсоединен к опорному. входу устройства, а..первый и второй выходы соединены с управляющими входами соответственно первого и второго ключей, вход и выход второго ключа подключены соответственно K выходу генератора им» пульсов и к входу счетчика, введены амплитудный преобразователь, блок вы деления неизмеряемой составляющей сиг нала, выход которого соединен с первым входом первого ключа, первый вход- сии формационным входом устройства,со вторым входом первого ключа и

1 с третьим входом блока управления, а второй вход - с опорным входом устройства и через амплитудный преобразова ° : тель - с третьим входом первого ключа, а управляющий вход - с третьим выходом блока управления, причем блок выделения измеряемой составляющей сигнала содержит последовательно соединенные управляемый фазовращатель, делитель напряжения и нульорган, второй вход которого является первым входом блока, а выход соединен со вторым входом де.лителя напряжения, выход которого яв» . ляется выходом блока, вход управляемого фазовращателя является вторым sxoacat блока, а управляющие входы управляемого фазовращателя и делителя напряжения являются управляющим входом блока.

В детектор,, квазиравновесия введеиы1 амплитудный преобразователь и блок компенсации неиэмеряемой составляющей сигнала, выход которого пощцпочен к первому входу - первого ключа, первый вход - к информационному входу устрой-. ства и к третьему входу блока управления, второй вход вЂ” к опорному входу устройства и черж амплитудный ïðåî6разоватвль - к второму входу первого ключа, а управгяющий вход вЂ” к третьему выходу блока управпения. причем блок компенсации неизмеряемой составляющей

1012 сигнала содержит последовательно соединенные управляемый фазовращатель, делитель напряжения и нуль-орган, а также блок вычитания, первый вход которого соединен с вторым входом нуль-органа 5 и является первым входом блока, второй вход соединен с выходом делителя напряжения, а выход является выходом бло»ка, причем выход нуль-органа подключен к второму входу делителя напряжения, Е управляющий вход которого соединен с управляющим входом управляемого фазовращателя и является управляющим вхо дом блока, вход управляемого фаэовращателя является вторым входом блока.

-На фиг. 1-дана блок-схема первого варианта детектора квазиравновесия, первый вариант; на фиг. 2 - блок-схема, блока выделения неизмеряемой составляющей сигнала; на фиг. 3 вЂ” блок-схема 26 второго варианта детектора квазиравновесия; на фиг. 4 - блок-схема блока . компенсации неизмеряемой составляющей сигнала; на фиг. 5 и 6 - временные диаграммы, поясняющие работу соответствен->5 но первого и второго вариантов детектора ктазиравновесия для случая нахождения .вектрра информационного гармонического сигнала, описываемого уравнением О н !

=О„,С,51И ((61+ V), в первом квадранте 36

"о носительно вектора опорного гармони ческого сигнала 0 .=(30, Мл Mlk, где

0 N a " U oa амплитуды информацион» ного и опорного сигналов; (Lr частота;

Ц вЂ” фазовый сдвиг cHI II II I U от но- З5 сительно сигнала Оо .

Детектор квазиравновесия (фиг. 1) содержит блок выделения неизмеряемой составляющей 1 сигнала, амплитудный преобразователь 2,1, генератор импуль- © сов 3.1, блок управления 4.1, ключи

5.1 и 6.1, интегратор 7.1, нульорган

8.1 и счетчик 9.1. Выход счетчика является выходом устройства. Блок выделе ния неиэмеряемой составляющей 1 сигна«4 ла содержит управляемый фазовращатель

10.1, дискретный делитель напряжения

1l.1, нуль-орган 12.1.

Детектор квазиравновесия (фиг. 3) содержит блок компенсации неизмеряемой

5О составляющей сигнала 13, амплитудный преобразователь 2.2, генератор импульсов 3.2, блох управления 4.2, ключи

5.2 и 6.2, интегратор 7.2, нуль-орган

8.2 н счетчик 9.2. Выход счетчика является выходом устройства. Блок компен55 сации неиэмеряемой составляющей .1 3 сигнала содержит управляемый фаэовращатель 10.2, дискретный делитель напря

191 4 жения 11.2, нуль-орган 12.2, блок вычитания 14.

Детектор квазиравновесия согласно первому варианту работает следующим образом.

Информационный гармонический сигнал 0 поступает одновременно на первые входы блока вьщеления неизмеряемой составляющей 1 сигнала, ключа 5.1 и блока управления 4.1. Опорный гармонический сигнал Оо (фиг. 5, строка a) поступает одновременно на вход амплитудного преобразователя 2.1 и вторые входы блока вьщеления неиэмеряемой сос тавляющей 1 сигнала и блока управления

4.1. Блок управления 4.1 управляет работой блока выделения неизмеряемой соо тавляющей 1 сигнала и ключами 5.1 и

6.1 в зависимости от того, в хаком квадранте находится вектор сигнала Ои от» носительно вектора сигнала 0 и отношение амплитуды какой составляющей сигнала 0И к амплитуде сигнала Оо нужно определить. При определении отношения амплитуды Q @,ä синфазной сос тавляющей сигнала Ц„к амплитуде сигнала Uо на первом такте преобразования сигна_#_ управления открывает ключ 5.1 на время от 0 до g при Ос Ч сГ/2 и

3 Я/2 С 9c 2 7t и на время от В до 2 /ь при В72с- f< 3_#_/2. Однако вследствие задержек + срабатывания ключа имеет место фазовая погрешность о, и напряжение Ци через ключ 5.1 поступает на интегратор 7;1 в течение интервала вре- мени от (О+Ь1) до (%+a+). Выходное напряжение интегратора (фиг. 5, строка с) в конце первого такта интегрирования принимает значение

) CW tO e 51< 9 1 ®.

ОИТ 0 Т

Хс(2

Как видно иэ временных диаграмм ,(фиг. 5 строкн А, в) ocHoBHylo часть погрешности ь ф преобразования на первом такте составляет погрешность от неизмеряемой (квадратурной) составляющей сигнала, = 5119606 9 )м

М 2ЖТ

Одновременно опорный сигнал Ц> проходит через управляемый фазовращатель

10.1 и дискретный делитель напряжения

11.1 на один из входов куль-органа

12.1, на второй вход которого подается сигнал Q> . Управляемый фазовращатель 10.1 сдвигает фазу сигнала Ug на 3 М2 при О< 9 и на 7 /2 при ГС F427(, а коаффициент передачи дис

7 --1012 кретного делителя 11.1 возрастает от

О до 1 при О(QK/2 : Гс Pc 3 Ж/2, и убывает от 1 до О при Ж/2с 7 <Я и

3%/2 с 9<2% На фиг. 5 фаза сигнала

ОО повернута на 3 М/2 относительно ! сигнала Up. С момента. времени, равного l/2, сигнал с выхода делителя

1l.1 сравнивается с сигналом (J> и в каждый момент ик равенства до момента Ф импульс с выхода нульоргана 12.1изменяет коэффициент передачи дискретного делителя 11.1 на величину шага дискретности. В результате, начиная с момента Л, сигнал 0 (фиг. 5 строка

a) на выходе делителя становится близким1$ к неизмеряемой (квадратурной) О (фиг. 5, строка в) составляющей сигнала

Ци (отличается не более, чем на шаг дискретности сигнала 0 с выхода делителя 11.1).

Во второй такт интегрирования (в интервал времени or W+ до 21Г+М ) с выхода. блока 1 выделения неизмеряемой составляющей через ключ 5.1 на инте- гратор 7.1 подается сигнал 0, который $ компенсирует на интеграторе ошибку б

ТО

Ж Г вЂ” Япf&hng =д . так как интеграл от гармонической функции за период ра вен нулю. В результате на интеграторе

;ТЦ остается напряжение вЂ” Сну СОб g x

27 С сОЬЧ пропорциональное амплитуде

МЮ

3$ синфазной составляющей.

В третьем такте производится разряд интегратора постоянным напряжением Uo которое подается от амплитудного преобразователя 2.1 через ключ 5.1 и рав- э но амплитуде 0Од опорного напряжения.

В результате любое изменение опорного напряжения приводит х соответствующему изменению напряжения разряда, а огеошение Ug 1Ц>иостаетс постоянным. Нацряжение на Выходе интегратора линейно изменяется до нулевого значения в момент Ф, что фиксируется нуль-органом

8.1, импульс с выхода которого подается на блок управления 4.1 . Сигнал с блока управления открывает ключ 6.1 на время с момента (2Ж+Ь1) до момента

, а в счетчих 9.1 записывается число, равное количеству импульсов за интервал времени 5g- (2Ь +АМ.) 3 и процорцио$$ нальное отношению U y< ) U

При определении отношения амлитуды ,0@yg квадпатурной составляющей сиг191 8 нала (J„(ôèã. 5 строка (3 ) х амплитуде сигнала О, по сигналу с выхода блока управления 4.1 отхрывается ключ 5.1 на время от (Ж/2 + М ) до. 33/2+,0Л:j так как имеют место временные задержки. Выходное напряжение интегратора (фиг..5 строка ) в конце первого такта интегрирования принимает значение

u„x . u>

= вЂ” МИЧСО О+, СОЕЧЯИ9 кь ЗЛА с

Как видно из временных диаграмм (фиг. 5 строки d, е) основную часть погрешности к преобразовании на первом такте составляет погрешность От неизмеряемой (синфазной) составляющей

u ò сигнала U I И= -" вЂ” СО УЬ и9 Одна, 2лГС .временно опорный сигнал (проходит через управляемый фазовращатель 10.1 и дискретный делитель напряжения 11.1 на Один из ВхОдОВ нуль»Органа 12 ° 1, на второй вход которого подается сигнал

Ц„. По сигналу с выхода блока управлвнйя 4.1 управляемый фазовращатель 10.1 поворачивает фазу сигнала Up на Ь при я/2 С 9(3%2 и оставляет прежнюю фм зу при ОС g(/2 и 3%2<9 <2?? ?????????? ???????????? ???????????????? ???????????????????? 11.1 ?? ?????????????? ?????????????????? ?????????????? ???? 7?? ???? 3 ??2 ???????????????? ???????? ?????????????????????? ????????????????; ???????????? ???????????????? ?????????????????????????? ?? 1 ?????? ??2<????7????>

< 2 и уменьшается от 1 до 0 при

ОсЧ<1> и в каждый момент их равенства до момента 3 й/2 импульс с выхода нуль-органа 12 изменяет коэффициент передачи дискретного делители напряжения 11.1 на величину шага дискретности. В результате, начиная с момен+ та 3 /2, сигнал Ц Э (фиг. 5 строка С() на выходе делителя становится близок к неизмеряемой (синфазной) составляющей

Q @ (фиг. 5, строка е) сигнала U (огличае:ся не более, чем на шаг дискретности сигнала с выхода делителя 11.1).

Во второй такт интегрирования (в ии тервал времени от 3 й/2 + М, до 5Ю2+ д ) с выхода блока 1 выделения неиэмеряемой составляющей через ключ 5.1 на интегратор 7.1 подается сигнал.0g, который компенсирует на интеграторе тОи ошибку „СО ф5jgg так хах интеграл от гармонической функции за период равен нулю. В результате на интеграторе (-(ф+g<)) 20

1012 остается напряжение,МИ АСОВ т" М уи ф пропорциональное амплитуде кведратурной составляющей сигнала. S

В третьем такте производится разряд интегратора 7.1 постоянным напряжением

Vd которое подается от амплитудного преобразователя 2.1 ереа ключ 5.1 и равно амплитуде UocI опорного напряже- 10 ния. Момент +0 равенства нулю напряжения интеграторе фиксируется нул органом

8,1, и сигнал с выхода блока управления

4.1 открывает ключ 6.1 на время с момента (5 М2+а.+) до Ь, а в счетчик Is

9.1 записывается число, равное количеству импульсов за интервал времени

» и пропорциональное отно )кь . шение

Д ектор квезиравновесия по второму, варианту (фиг. 3) работает следующим образом.

ИнФормационный сигнал Q g (фиг,6 И строка а) поступает на первый вход блоке управления 4.2 и на первый вход блока комгенсации неизмеряемой состав ляющей 13, т.е. одновременно не первые входы блока вычитания 14 и нульо(а.анй

12.2. Опорный гармонический, сигнал

Ц (фиг. 8 строка а) поступает одновременно на вход амплитудного преобразователя 2.2, второй вход блока управления 4.2 и второй вход блока компенсации неизмеряемой составляющей 13 си нала, т.е. через последовательно соединенные управляемый фазовращатель 10.1 и дискретный делитель напряжения 11.2, на вторые входы блоке вычитания 14 и у нуль-органа 13. Блок управления. 4.2 управляет работой блока компенсации неизмеряемой составляющей 13 сигнала и ключами 5.2 и 6.2 в зависимости от того, в каком квадранте находится sex- 4 тор сигнале О относительно векторе сигнала UII и отношение амплитуды какой составляющей сигнала UI4 к амплитуде сигнала Uo нужно определить. При определении отношения амплитуды Q

3 1 /2< (2X .

Дискретный делитель напряжения 11.2 втечение интервале времени от 0 до

191 10 E/2 изменяет свой коэффициент переда» чи, причем коеффициент передачи увеличивается от 0 до 1 при /2< Ч

37 /2 Р<2 и уменьшается от 1 до

0 при О< сТ/2 и Ж Рс З "/2. Нуль орган 12.2 сравнивает сигнал () с сигналом Vg { фиг. 6 строка & ) с вых » да дискретного делителя напряжения

11.2, и в моменты их равенства импуль сы с выхода нушоргана, поступая на второй управляющий вход дискретного делителя напряжения 11.2, вызывая изменение его коэффициента передачи на единицу дискретности. В результате к моменту времени /2 сигнал на выходе дискретного делителя напряжения 11.2 устанавливается близким к величине Осф синфазной составляющей сигнала UI, (отличается не более, чем на единицу J дискретности), а сигнал Ор (фиг. 6 строка в) на выходе блоке вычитания

14 близок к величине квадретурной соотавляющей U g сигнала Ои, причем сигнал Ug + V, а сигнал V Uk& ° . си»»»»л /gp с»»»xoa» бло»а вычитания 14 через ключ 5.2 поступает, на вход интегратора 7.2 в течение йнтервала» времени от (7Г/2+Ь 4) до (ЗФ/2+) Я ) опорного сигнала (вследствие временных задержек блока управления 4.2 и ключа °

5.2). В результате имеет место фазовая погрешность 6 27Г вЂ”, где Т - период Ь колебаний сигнала Ор, и выходное значение сигнала Оу (фнг. 6 строка с) на выходе интегратора 7.2 в конце первого такта.дртегрирования будет отличаться от 8 è 4 нне е ббоолпееее, чем на

Оо qpg .(фиг. 6 строка в), где Оо

М 2Я"СИ

O - количество дискретных значений коэффициента передачи дискретного делите ля напряжения 11.2. Если бы неизмеряе» мая составляющая не компенсировалась, погрешность возросла бы на 2," =", ()" „„М, (фиг. 6 строка а).

27Ж

Bb второй такт интегрирования (с момента 3 /2+ Ь6) по сигналу с блока управления 4.2 производится разряд ин- тегратора постоянным напряжением 0 которое подается через ключ 5.2 с выхо да амплитудного преобразователя 2.2 и пропорционально амплитуде Vù опорного напряжения 0II. В результате любое из» менение опорного напряжения приведет к пропорциональному изменению напряжения разряда, а отношениеЦО (О останется по2l9l 12 пряження ОкВ, а сигнал + на выходе блока вычитания 14 //UC4

Сигнал Ор с выхода бЛока вычитания

14 через ключ 5.2 поступает на вход интегратора 7.2 в течение интервала времени от F до 2& онори го сигнала. Если вследствие задержек срабатывания блока управления 4.2 и ключа 5.2 имеет место фазовая погрешность "9, сигнал Ор интегрируется в течение интервала времени от (ЧГ+а+-) до (ГВ +Ы:). Выходное значение сигнала с выхода интегратора в конце первого такта интегрирования. TU будет отличаться от, > -О g не более, -i 3ГС чем на ЯЯ «>g где g - количество T„

2ТСО дискретных значений дискретного делитеas напряжения 11.2. Погрешность ЬО измеряемой составляющей и неиэмеряемой составляющей в случае отсутствия ее ком пенсации показаны на фиг. 6 соответст.. венно в строках 8 и Д .

1l l01 стоянным. Напряжение на выходе интегратора линейно уменьшается во втором такте интегрирования до нулевого значения в момент 4, что фиксируется нуль- органом 8.2, импульс с выхода которого 5 подается на блок управления 4.2. Car нал с блока управления 4.2 открывает ключ 6.2 на время с момента 3%/2+М до момента („, а в счетчик 9.2 записывается число, равное количеству импульсов с выхода генератора импульсов

3,2 за интервал времени Ц g +gg)5. "хва и пропорциональное отношений

Uîà -1у

При определении отношения амплитуды

0@pq синфазной составляющей сигнала к амплитуде сигнала Цо по сигналу с выхода блока управления 4.2 управля. емый фазовращатель %0.2 поворачивает фазу сигнала Uo на %2 приЖ(9 2Ж и на 3 Ф2 при 0 (f

0 до 1 при 0 9с В/2 и Ж< 9 <31 >

:делителя напряжения 11.2, g в моменты их равенства импульс с выхода нуль-органа, поступая на второй управляющий вход дискретного делителя напряжения

11.2, вызывает изменение его коеффици ента передачи на величину единицы дискре*ности. В результате к моменту времени 3 сигнал на выходе дискретного делителя напряжения 11.2 близок к величине и квадратурной составляющей сигнала 4J (отличается не более, чем на единицу дискретности), а сигнал D (фиг. 6 строка е) на выходе блока разности 14 близок к величине синфаэной составляющей

Ugg сигнала 0>, причем сигнал Ор на выходе дискретного делителя 11.2 наВо втором такте йнтегрирования (с момента 27Г+Ь-Ь) производится разряд интегратора постоянным напряжением Оц, которое подается через ключ 5.2 с выхо да амплитудного преобразователя 2,2 и а пропорционально амплитуде U опорного напряжения. Напряжение на.выходе интегратора линейно изменяется во втором такте, а его окончание + определяется моментом перехода через нулевой уровень сигнала 0< с помощью нупьоргасФ на 8.2. Длительность второго такта, а следовательно, и число в счетчике 9.2, пропорционально отношению О ц / \30 .

Таким образом, как первый, так 3t второй варианты детектора кваэиравн8весия уменьшают погрешности от неиэмеряемых составлякяднх входного гармо нического сигнала, что позволяет поиы сить точность контрольно-измерительной аппаратуры, что.особенно важно а АСУТПа

1012191

1иг, Р

1012191

1О1 2191

ВНИИПИ Заказ 2759/ 57 Тираж 872 Подписное филиал ППП Патент", Ужгород, ул, Проектная, 4

Детектор квазиравновесия (его варианты)

Патент 1012191