Устройство для вычисления функций синуса и косинуса

Устройство для вычисления функций синуса и косинуса

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ СИНУСА И КОСИНУСА, содержащее первый и второй умножители, первый и второй Коммутаторы, и сукматор-вычитатель , вькод которого соединен с выходом устройства, выход первого ynt ножйтеля соединен с первым информа-. ционным входом первого ксллмутатора, выход которого соединен с первым входом c Ф1aтopa-вычитaтeля, о т .л и ч а ю щ е е с я тем, что, с целью рарширения диапазона вычисл емых функций Путем изменения ajpryMeHTa, в него введены блок управления, m блоков вычисления итерации, где m количество итераций, группа элементов И и три регистра констаит,причем вход,аргумента .устройства соединен с входом блока управления, выходы которого соединены с управляющими входами соответствующих блоков вычисления итерации, первые входы которых соединены с yctaнoвoчнымн входами устройства, вторые входы первого блока вычисления итерации воедйиекы с выходами первого регистра констант/ выходы блоков вычисления итерапии, с первого по {т-1)-й, соединены с вторьми входами блоков вычисления .итерации соответственно со второго по й-и, выходы т-го блока вычисления итерации соединены с информационньми входсши второго кЬммутатора, управляющий вход которого соединен с входсвл задания функции устройства, первый и второй выходы второго коммутатора , соединены С Первыми входами соответственно первого и вторбго умножителей , вторые входы которых соеди нены с выходами соотьетствейно второго и третьего регистровконстайт,выходы второго умножителя соединены с первьми входами элементов И группы, вторые входы которых соединены с выходом CTajpiaero разряда, блока управления и управляющими входами первого коммутатора и сумматрра-вычита- .д теля,второй вход которого соединен с выходамиэлементов И группы,, вто .рой вход первого коммутатора соединен с вторым выходом второго коммута тора. 2.Устройство по П.1, о т л и ч аю ц е е с я тем, что каждый блок Г ычисления итерации содержит умножителей и два сумматора-, вычитателя, управляющие входы и выходы которых соединены соответственно с управляющим входом и выхо дамн блока, первые входы умножителей соединены с соответствующими первьоли входги4И блока, вторые входы которого соединены с вторыми входами соответствующих умножителей , выходы первого, третьего, шестого и седьмого умножителей соединены с. информационньали входами первого сукматора-вычитателя, выходы второго, четвертого, пятого и восьмого 5 ножителей соединены с информационными входами второго сумМатора-вычитателя . 3.Устройство по п.1, о т л и чающееся т&л, что блок управления содержит 2 т преобразовав тёлей прямого кода в дополнительный, соединенных последовательно, при

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ . РЕСПУБЛИК

Я(50.G 06 F 7 548

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И -AS Ã0 : o Ó CS PE mw sv

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21 ) 3 371 394/18-24 (22) 29. 12.81 (46) 15.04.83. Бюл. Ф 14 (72) В.Ф.Евдокимов, Ю.ТКизим, В.В.Литвиненко, В.В.Мохор и Ю.A.Ïëêà (71) Институт проблем моделирования .в энергетике AH Украинской ССР (53) 681. 325 (088. 8) (56) 1. Авторское свидетельство СССР

М 622090, кл. G 06 F 7/458, 1977, 2. Потапов В.H. Нестерук В.Ф., Флоренсов A. Н. БЫстродействукщие арифметико-логические ус ройства

ЦВМ, Новосибирск, 1978, с.36. (54) (57) 1. УС1РОИС1ВО ДЛЯ ВЫЧИСЛЕНИЯ

ФУНКЦИН СИНУСА И КОСИНУСА, содержащее первый и второй умножители, первый и второй коммутаторы, и сумматор-вычитатель, выход которого соединен с выходом устройства, выход первого умножйтеля соединен с первьж ннформа-. ционньм входом первого коммутатора, выход которого соединен с первьм входом сумматора-вычитателя, о т,л и ч а ю щ е е с я тем, что, с це" лью расширения диапазона вычисляемых функций путем изменения аргумента, в него введены блок управления, m блоков вычисления итерации, где аколичество итераций, группа элементов И и трн регистра констант,причем вход аргумента, устройства соединен с входом блока управления, выходы которого соединены с управляющими sxaдами соответствукщих блоков вычисления итерации, первые входы которых соединены с ус1ановочными входами устройства, вторые входы первого блока вычисления итерации яоедкненй с выходами первого регистра констант, выходы блоков вычисления итерации, с первого по (m-I)-й, соединены с втори@и входами блоков вычисления ,итерации соответственно со второго по ю - й, выходы m-го блока вычисле..SU„„,1 012 A

4 ния итерации соединены с информационными входами второго коммутатора, l управлякщий вход которого соединен с входом задания функции устройства, первый и второй выходы второго коммутатора.соединены с первыми входами соответственно первого и второго умножителей, вторые входы которых соединены с выходами соответственно второ - го и третьего регистров коистайт,выходы второго умножителя соединены с первыми входами элементов И группы, вторые входы которых соедикены с выходом старшего разряда блока управления и управляющими входамк nepso»» го коммутатора к сумматора-. вычитателя,второй вход которого соединен с выходами элементов И группы, вто,рой вход первого коммутатора соединен с вторяк выходом второго коммутатора.

2. Устройство по п.1, о т л к ч аю щ е e e я тем, что каждый блок ..6 (Вычисления итерации содержит во семь умножителей и два сумматора-. вычитателя, управляющие входы и выходы которых соединены соответственно с управляющим входом к выходами блока, первые входы умножите,— лей соединены с соответствукщими первьми входами блока, вторые входы которого соединены с вторыми . входами соответствующих умножителей, выходы первого, третьего, шестого и седьмого умножителей соединены с. информационными входами первого сумматора-вычитателя, выходы второго, четвертого, пятого и восьмого умножителей соединены с информационными входамк второго сумматора-вычитателя.

3. Устройство по п.1 о т л и— ч а ю щ е е с я тем, что блок управления содержит 3 m преобразова". телей прямого кода в дополнительный, соединенных последовательно, прим

1012249

1 чем старший разряд i-го преобразователя прямого кода в дополнительный, где 1 = 1,2,...,3m-l, соединен с уйравЛякщим входом (i+1)"ro преобразователя прямого кода в допол" нительный, входы первого преобразователя прямого кода в дополнительный

Изобретение относится к устройст- вам автоматики и вычислительной тех" ники для нахождения тригонометрических функций и может быть применено в.устройстве обработки латной информации.

Известно устройство для вычисления тригонометрических функций, содержащее блоки памяти, умножители и сумматор (1 1.

Недостатком данного устройства является невысокая точность и большой объем используемой памяти.

Наиболее близким к предлагаемому по технической сущности является устройство., содержащее коммутаторы, блоки памяти, умножители, и сум матор, первый вход которого через первый коммутатор соединен с выходом первого умножителя 12).

Недостатком устройства является большой объем памяти и сложность процесса расширения диапазона изменения аргумента.

Цель изобретения — расширение . класса решаемых задач путем изменения диапазона аргумента.

Поставленная цель достигается тем что в устройство для вычисления функций синуса н косинуса, содержащее первый и второй умножители, первый и второй коммутаторы и сумматор-вычитатель, выход которого соединен о выходом устройства, выход первого умножителя соединен с первык информационным входом первого коммутатора, выход которого соеди" нен с первым входом сумматора-вычитателя, дополнительно введены блок управления, m блоков Вычисления итерации, где m - -количество итераций, группа элементов И и три регистра констант, причем вход ар" гумента устройства соединен с вхо-. дом блока управления, выходы Которого соединены с управляющими вхо дами соответствующих блоков вычисления итерации, первые входы которых соединены с установочными входами устройства, вторые входы первого блока вычисления итерации соединены с выходами первого регистра консоединены с входом блока управления, выходы j-ro (j+1)-ro и (j+2)-ro преобразователей прямого кода в дополнительный, где j = 1,4,7,...,3m-2, соединенй с (-)-м выходом блока yn+2

3 равления.

2 стант, выходы блоков вычисления итерации с первого по (m-1)-й соединены с вторыми входами блоков вычисления итерации соответственно с второго по

m-.é, выходы m-го блока вычисления итерации соединены с информационными входами второго коммутатора, управляющий вход Которого соединен с входом задания функции устройства, первый и второй выходы второго коммУтатора соединены с первыми входами соответственно первого и второго умножителей, вторые входы которых соединены с выходами соответственно второго и третьего регистров кон-, стант, выходы второго умножнтеля соединены с первьми входами элементов И, группы, вторые входы которых соединены с выходом старшего pasряда блока управления и управляющими входами первого коммутатора и сумматора-вычитателя, второй вход которого соединен с выходами элементов И.группы, второй вход mep вого коммутатора соединен с вторМ4 выходом второго коммутатора.

Каждый блок вычисления итерации содержит восемь умножителей и два сумматора-вычитателя, управляющие входы и выходы которых соединены соответственно с управлякщим входом и выходами блока, первые входы умножителей соединены с соответствую"щими первьми входами блока, вторые входы которого соединены с вторыми входами соответствующих умножителей, выходы первого третьего,,шестого

H седьмого умножителей соединены с информационньваи входами первого c Ìматора-вычитателя, выходы второго, .

40 четвертого, пятого и восьмого умножителей соединены с информационными входамн второго сумматора-вычитатели.

Элок управления содержит 3m пре45 обраэователей npsMoro кода в дополнительный, соединенных последова.,тельно, причем старший разряд i-ro .преобразователя прямого кода в допол;нительный, где i 1,2,...3m-l, сое" динен с управпяющим входом (i+1)-го

;1012249 Таблица- 1 сС 1

Ь 4 х

« й-1

2 . -a(fl

5 и

О.!

h-2

2 . - dn+

0 и-1 п-,2 1 2

Устройство содержит блок. управления 1> вход 2 устройства, выходы

34 -3 блока управления, группу 4 элементов И, коммутатор 5,. сумматорвычитатель 6, коммутатор 7, умножители 8. и 82, регистр 9, блоки

10. -10 „ вычисления итерации, выходы 11. -11 и 12<-12 „ блоков вычисления итерации, регйстр 13, входы

14. -14 „и 151-15 п, 161" 16„п блоков

-вычисления итерации, вход 17 задания функции.

Влск 10 выЧисления итерации содержит умножители 18118» н сумматорывычнтатели 191 и 19 .

2-d.

О

1 с

0 ( (Таблица 2

4 «й» ° »

Установочные входы

JL » J» сов2 в1п2 Й1п2 и-2 н 3

s1n2 sin2 и-2 сов2 и-Э сов2 п-2

cos2 п4 и-Ю и-4 и-5 - и-4 н-

cos2 sin2 sin2 сов2. cos2 cos2

h-4 и-5 в1п2 sin2 и-1 в1п2 sin2 п-6 сов2 п-1.

cos2. и-"т сов

;преобразователя прямого кода в дополнительный, входы первого Ape« образователя прямого кода в дополнительный соединены с входом блока управления, выходы 1-rо, (j+1) -го и

{З+2)«го преобразователей прямого хода в дополнительный где

1,4,7 ... 3m2 соединены с .1+2 (3. )-м выходом блока управления.

На фиг.l предСтавлена структурная схема устройствами на фиг.2структурная схема блока вычисления итерации, вариант выполненияg на фиг.З - флок-схема блока управления, вариант выполнения.

Блок управления. 1 содержит прЕ- 35 обраэователи 201-20„ прямого кода

s дополнительный.

Табл.l поясняет принцип форйировання сигналов управления: при ра- 40 венстве О старшего разряда поступакщей на преобразователь ко да кодовой комбинации происходит преобразование прямого кода в -дополнительный, при равенстве 1 ,:.берутся следукщие младшие фавряды

<кбдовоВ комбинации беэ rrpe66pa= зовання, 1

П р и м е ч а н и e. d. значение аргумента, подаваемого на вход уст ройства 1

Х; - значение старшего разряда.

Зйачение О™, старшего разряда 1 определяет знак -, 1 знак + .Ъри вычислении функции ,синуса, для вычисления функции ко-. ,синуса — наоборот.

Устройство работает следуюшнм образом. Ф

На вход 2 блока управления 1 подается код аргумента. На установочные входы 16 -16 подаются постоянные, значения которых приведены в табл.2. На 14. и 15. входы первого блока вычисления итерации подаются постоянные, значения которых в зависимости от числа m приведены в табл.3.

1012249

Установочные входй

° М 4 w«В ° а (сов2 совl

m вЫ2

sinl eosl

Таблица 3

2() Ф 1

0,0608

0,2756.

0,8988

0,9976

0,9613

0,4384

4 sin (4 ) сов (4 ) sinl cos2 sinl

Входи задания постоянных

m й. и

На выходах ll и 121 получают зна-30 чения соответственно соотношениям.

" =(р -Рг -Ps-Р4)"1 (1)

Vi =(Р +Р (+Р +Р ) Ч; .((2) где Р. -Р4 - значения постоянных, по-. даваемых на установочные входы;

Продолжение табл. ; 2 4

U „ „V„ — значения величин на входах 14(и 15 соответ1 ственно.

Конкретные значения знаков в выражениях (1) и (2) обеспечиваются сигналами блока управления 1 /см.табл.1).

Значения U и Ч„ в блоках 8(1) и

8(2) умножаются на первую и вторую постоянные С„= 0,9998 и S 0,0175 соответственйо.

Сигнал с выхода 3(п) блока 1 уп" равления определяет прохождение на ( первый вход сумматора-вычитателя 6 через коммутатор 5 величины C>U или

Ц, а на второй вход сумматора-вы- читателя 6 через группу 4 элементов И - величины SgVm или 0 .

По окончании переходного, пРоцес- са на выходе 7 устройства устанавливается значение, соотв етс тв ующее синусу и косинусу аргумента в зависимосТи от сигнала, поданного на управляющий вход коммутатора 17.

1012249

Л/8) ВНИИПИ Заказ 27бб/бО Тираж 704 Подписное

«Ф

Филиал ППП "Патент", г.Ужгород,ул.Проектная,4