Матричный вычислитель логарифмов

Матричный вычислитель логарифмов

Иллюстрации

Показать все

Реферат

 

. МАТРИЧНЫЙ .ВЫЧИСЛИТЕЛЬ ЛОГАРИФМОВ , содержащий п-1 сумматоров первой ступени где п - количество операций, вычисления, первый блок .элементов 2И-ИЛИ, о тлич ающ и и с я тем, что, с целью повышения быстродействия, в него дополнительно введено п сумматоров-вычйтателей , п-1 сумматоров второй ступени , п блоков элементов И первой ступени, п-1 блоков элементов И второй ступени и второй блок элементов 2И-ИЛИ, причем выход каждого i-ro сумматЬра-вычитателя (,2,...,п) соединен с первым входом

(19 Oi),, СОЮЗ СОВЕТСНИХ

СОЦ(4ИИСТИЧЕСНИХ

РЕСПУБЛИН

g(5II,,G 06 F 7/556

ГОСУДАРСТВЕННЫЙ КОМИТЕТ CCCP

flO ДЕЛАМ. ИЗОБРЕТЕНИЙ И (ИНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕН

Н ABTOPO4OMV СЮДЕ П=ЛЬСТВУ (21). 3354590/18-24 (22) 24.11.81 (46) 15.04.83. Бюл. Р 14 (72) Г.E.Ïóõos, А.И.Стасюк и Ф. Е.Лнсник (71) Киевский ордена 1рудового

Красного Знамени институт инженеров гражданской авиации (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

9 783798, кл. G 06 F 15/31, 1978, 2. ABTopcKoe свидетельство СССР

9 849210 кл. С 06 F 7/556, 1979 (прототип). (54)(.57), ИА1РИЧНЫЙ ВЫЧИСЛИТЕЛЬ ЛОГАРИФМОВ, содержащий и-1 сумматоров первой ступени где n — количество операций вычисления, первый блоК .элементов 2И-ИЛИ, о т л и ч а юшийся тем, что, с целью повышения быстродействия, в него дополнительно. введено п сумматоров-вычитателей, и-1 сумматоров второй ступени, и блоков элементов И первой ступени, п-1 блоков элементов И вто. рой ступени и второй блок элементов

2И-ИЛИ, причем выход каждого i-го сумматора-вычитателя (i=1 2,...,n) соединен с первым входом (1+1)-ro сумматора«вычитателя, выход знакового разряда которого подключен к первым входам (i+1)-ro e l-го блоков элементов И соответственио пер вой и второй ступеней и управляющему входу (1+2)-го сумматора-вычи" тателя, выход знакового разряда первого сумматора-вычитателя подключен к первому входу первого блока элементов И первой ступени и к управляющим входам первого и второго блоков элементов 2И-ИЛИ и второго сумматора-вычнтателя, выходы первого и второго блоков элементов И первой ступени подключены соответ:ственио к первому и второму входам первого сумматора первой ступени, выход каждого j-го сумматора первой ступени (j=l,2,...,n-l) соединен с первьи входом (3+1)-го сумматора этой же ступени, второй вход которого подключен к выходу (j+3)-го блока элементов И первой ступени, выход первого блока элементов 2И-ИЛИ соединен с первьми входами второго блока элементов 2И-ИЛИ и первого сумматора второй ступени, выход

Каждого 3-ro сумматора второй ступени подключен к первому входу (j+l)-ro сумматора той же ступени со сдвигом на 2h) 1) разрядов в сторону младших, к вторым входам (j+2)-го i сумматора-вычитателя и (j+1)-го блока элементов И второй ступени, выход которого подключен к второму вхо ду (j+1)-го сумматора той же ступени выходы nepsoro и второго блоков ,элементов 2И-ИЛИ подключены со сдви- Я . гом на один разряд в сторону младших соответственно к вторым входам первого блока элементов И второй сту пени и второго сумматора-вычитателя, второй вход первого суыкатора второй ступени соединен с выходом пер:вого блока элементов И той же ступени, первый вход первого сумматоравычитателя соединен с входом вычитателя, выход (n-1)-го сумматора первой -ступени подключен к выходу вычитателй, вторые входы всех разрядов блоков элементов И первой сту Пени, первого. сумматора-вычитателя, второго блока элементов 2и-или и пер вый и второй входы всех разрядов первого блока элементов 2И-HJIH объединены в две группы, первая из которых непосредственно, а вторая через инверторы соединены с нулевыа .:входом вычислителяд

1012251!

Изобретение относится к вычислительной технике и может быть применено в качестве спецпроцессора в комплексе с цифровой вычислительной машиной для оперативного вычисления натуральных логарифмов чисел. 5

Известно устройство, содержащее регистр аргумента, сумматор результата, блок сдвига, блоки постоянной памяти, регистры разрядных цифр, сумматоры разрядных цифр, счетчики поло- 10 жительных и отрицательных единиц fig.

НедоСтатком известного устройства являются низкое быстродействие, определяемое тем, что вычислительный процесс организован в виде после- )5 довательности шагов, а также относительная сложность управления вычислительньм процессом, связанная с на- . личием блоков постоянной памяти.

Наиболее близким к предложенному р по технической сущности является устройство для вычисления. логарифма, содержащее четыре сумматора, блок управления, блок сдвига, шифратор, три регистра, дешифратор и два преоб- yg разователя кода (2 }.

Недостатком известного устройства является низкое быстродействие, определяемое последовательной организацией вычислительного процесса и сложностью управления.

Цель изобретения - увеличение быстродействия.

Цель достигается тем, что в матричный вычислитель логарифмов, содержащий и-1 сумматоров первой ступени, где n - -количество операций вычисления, первый блок элементов

2И-ИЛИ, дополнительно введейо и сумматоров-вычитателей, и-1 сумматоров второй ступени, и блоков элементов 40 и первой ступени, и-1 блоков элементов И второй ступени и второй блок элементов 2И-ИЛИ, Йричем выход каждого i-ro сумматора-вычитателя (5. =

= 1,2,...,п) соединен с перньм вхо- .45 дом (i+1)-го сумматора-вычитателя выход знакового разряда которого подключен .к первьм входам (1+1)-го и

i-го блоков элементов И соответственно первой и второй ступеней и 5О управляющему входу (1+2)-го сумматора-вычитателя, выход знакового раз ряда первого сумматора-вычитателя подключен к первому входу первого блока элементов И первой ступени и к управляющим входам первого и вто-, рого блоков элементов 2И-ИЛИ и вто рого сумматора-вычитателя, выходы первого. и второго блоков элементовьИ первой ступени подключены Соответственно к первому и второму входам первого сумматора первой ступени, выход каждого j-zo сумматора первой ступени (j= 1,2,...,n-l) соединей с первым входом (3+1)-го сумматора этой же ступени, второй вход которого под-6> ключен к выходу (j+3)-rо блока элементов И первой ступени, выход первого блока элементов 2И-ИЛИ соединен с первыми входами второго блока элементов 2И-ИЛИ и первого сумматора второй ступени, выход каждОго

j-ro сумматора второй ступени подключен к первому входу (j+1)-ro сумматора той же ступени со сдвигом на

2 ()+ разрядов в сторону младших, к вторьи входам (j+2)-го сумматоравычитателя и (j+1,)-го блока элемен" тов И второй ступени, ныход которого подключен к второму входу (j+l)-го сумматора той же ступени, выходы первого и второго блоков элементов

2И-ИЛИ подключены со сдвигом на один разряд в сторону младших соответственно к вторьи входам первого блока элементов И второй ступени и второго сумматора-вычитателя,. второй вход первого сумматора второй ступени соединен с выходом .первого блока элементов И той же ступени, первый вход первого сумматора-вычитателя соеди-: нен с входом вычислителя, выход (n-1)-ro сумматора первой ступени подключен к выходу вычислителя, вто-. рые входы всех разрядов блокон элЕментов И первой ступени, первого сумматора-вычитателя, второго блока элементов 2И-ИЛИ и первый и второй входы всех раэрядЬв первого блока элементов 2И-ИЛИ объединены в две группы, первая из .которых непосредственно, а вторая через инверторы соединены с нулевыа входом вычислителя.

На фиг.l приведена схема Матричного вычислителя логарифмов; на фиг.2 и 3 — конструкция блока элементов И первой И второй ступени соответственно (вариант исполнения) на фиг.4 разряд элементов 2И-ИЛИ (вариант исполнения).

Иатричный вычислитель логарифмов (фиг. 1) содержит сумматоры 1. первой ступени сумматоры-вычитатели 2, блок 3 элементов И первой ступенИ блок 4 элементов И второй стуПЕНи первый блок 5 элементов 2 И-ИЛИ, вход 6 устройства> выход 7 устройства, сумматоры 8 второй ступени, второй блок 9 элЕментов 2И-ИЛИ.

Матричный выЧИЬлитель логарйф мов x = any работает следукицим об" разом.

Величина х может быть представле» на в Виде суммы х — х.)+х2+ ° i ° +х ) где х., 0,5; .х2 Фп(1+2 ".) = 0,405465; хз= Юп(1+2 ) 0,223143; х tn(1+2 З ) 0,117783; (1) х = Pn(1+2 1 =. 0,06024j х = gn(1+2 + )).

1012251

° 1 в! 1 Ф

Toräà у на основании (1) можно " Представим значения х x2... в вызаписать так ражении (1) в двоичной системе счис-Х1 х2 Хп 5 я (2"е) t@ 2-òè4) .ления при n = 4.

И.в=в и ...в =в в ...ех = т т(оОО, х = 0<ддо; х = o01;1, .

° % (<«2 И1«2 )...(Ф2 ). (23 в х (о о,о т) ;;, . ). (т)

В соответствии с (1) и (2) эначе- ° и значение у = e ° = 1,648721,.

4 о ннв x Itsy оппвпнпнвтсн по. вцхннннвн ЕЯ таас). ут н соотнесен«овна

И . значение у =(2 у.,-1,5) 0,297442, x = К(х °," 1 12...n, (3) 0 (0 0 М

i1 .. и iгде принимает эйачения

Вторые входы элементов И каждого 1-ro блока 3 элементов И первой о п и . . 4 Ступени с@Ормированы таким обРазом, 4 Р y (О п(4» что входы тех разрядов, значения о .- . )5. которых в х в выражении (7) являЗначенйе у ° иа основании выражения ются нулевыми, относятся к первой

1 (2) опредепяется из соотношейия : группе и подключены к нулевой шине м-у =, у 05 1 648721 устройства,.а входы тех разрядов, значение которых в х» являются едн у0у-3 уб . -,„. ничничи, относятся к втоРой группе, .4 .4 выполнены в виде инверсных и подУ 3= э Ю „-2 « 0, - . ключены также к нулевой шине.

Первый вход первого блока 5 элеа значения y2 j y ° ..у„ соответстйен- ментов 2И-ИЛИ и второй вход первого н<> ) ф 0 . . сумматора-вычитателя 2 поразрядно

У = 0;297442 Ф сфЬрмированы таким образом, .To к

>i

2 : (6). " первой и второй группе относятся

М„- <() . - : .-,соответственно разряды, принимающие е

° °

1нулевые и единичные значения величи

®)+" (>× > ЪО йы з = ЯПОНО) Разряды второго

Нрй . о-входа второго блока 9 элементов н47

<О 1что к первой группе входов относятРассмотрим вышеизложенное на кон" . ся разряды с нулевыми .значением, а

Мретном примерке: : к .второй - с единичньм значением

У = 2 1842, х =Фп 2,1842=0 78125в .35 личины 4- О .(0 О =1> .у — у =,1842, — 1 648721

О 535479 > 0 („ 1 . 0 5,: Второй вход второго блока 9 элеД, 0,5 l 648721 — Меитов 2И-ИЛИ организован так, что к первой гр „ппе входов относятся

У -1 2" У 2 = 0 535479 :, разряды, принимающие нулевые значе° .0,8243605 = У = -Ор2888815 С-0», . 40 ния, а ко второй группе входов отс .2 = 0i x> Oi У3 -(ygl. = -1>648721 .носятся соответствукщие разряды

y0.» 2 Й y - 0 2888815+ . пРинимакв ие иничные значения в

+0,4121802 Яyoû 0 12329875 О, . -. величине = (0 0 Оо, ф» 1 3с =. 0,)23143, У а у3)+ Устройство работает следующим об42 Iyy I= 1>648721+0>4121802 = 5 РИзом.;, 2,0609012 -, При подаче на вход устройства 6

1значения у Ь схеме происходит пере-

1 фу- y> - 2 yg = 0 1232987 - ходной процесс, после окончания коOi2575126 = у = -0 1343189 (О>. торого в первом сумматоре-вычитатехх(= Ох у — ) у4(«2 0609012.SO ле 2 по вырйжению (5) определяетуо 2- У О, 1 343139 + ся у, = у - У., поступающее на перв

О

4 0,1288063 .= $ - -0 0055076 > 0 .. вход второго сумматора-вычитателя 2, -4 У5

Если УО О, то в.соответствни с вырад 5 Oi >6 Oi Y6 y5 2 060901,2.,жениямй (4) и (6) на выходе знаково

@ у — 2унт-0 005 5076+55 гоРазРЯдапеРвогосУьв атоРа-вычита. + 0,0644031 у 8,0588955 > О, теля 2 образуется единичный сигнал, о4, i х 0-,030772, у> »у )+фу 1; х который разрешает поступЛение значения х. с выхода первого блока 3. no выражению (3) x x<+xg+x6 элементов и первой ступени наЭ перно 0,5+Op223143+0<30772 .Д,753915. и й в од перв г

В том случае, когда У1(0, то . 40 ступени, настраивает второй сумматорy2 Y < 0s297442 а n1 х 1 2 э"а вычитатель 2 на вычитание, разреша-. ченне уз в выражении (6) равно ет поступление значения у с выхода, У3 -fy l = -1, н в дальнейшем при первого блока 5 элементов 2И-ИЛИ на

1>2 вычйслительный йроцесс продол-- первый вход первого сумматора 8 втомается аналогично вышеописанному. 65 рой ступени -.разрешает поступление

1012251 значения 2 y„с выхода первого блока (-f

5 элементов 2И-ИЛИ на второй вход первого блока 4 элементов И вторОй ступени и значения 2 " у через второй блок 9 элеМентов 2 И-ИЛИ на второй вход второго сумматора-вычитателя 2. Во втором сумматоре-вычитателе 2 по выражению (5) определяется значение уе= yo — 2 " у которое по2 1 2 ступает на первый вход третьего сумматора-вычитателя 2. В зависимости от. значения у (у (0 или у ) 0). по выражениям (4) M (6) на выходе знакового разряда второго сумматора-вычитателя 2 образуется сигнал, поступающий на второй 3 и первый 4 блоки 15 элементов И первой и второй ступени соответственно и на управляющий вход третьего сумматора-вычитателя 2, настраивая его на сложение или вычитание. При этом в первом сумматоре 1 2О первого блока реализуется сумма значений х1 и х2, поступающих с выходов первого и второго блоков 3 элементов

И первой ступени, В сумматоре 1 второй ступени ре- 25 ализуется сумма значений у„ и 2 "y<, которая поступает на вход второго сумматора этой же ступени.

В третьем сумматоре-вычитателе 2 по выражению (5) вычисляется значе- gp ние уо= у2- 2 2"у, поступающее на вход четвертого сумматора-вычитателя 2. На выходе знакового разряда третьего сумматора-вычитателя 2 образуется сигнал, который в соответствии с (4) и (6) разрешает поступление значения х с выхоца третьего блока 3 элементов И первой ступени на второй вход второго сумматора 1 этой же ступени, разрешает поступление суммы у„+2 " у1 с выхода перво- 4О

ro сумматора 8 второй ступени через второй вход второго блока 4 элементов И этой же ступени на второй вход второго .сумматора 8 второй ступени со сдвигом на два разряда в сторо- 45 ну младших разрядов, т.е.2 (у1 +

+ 2 у ), и настраивает последующий сумматор вычитатель 2 на режим сложения или вычитания. Во втором сумматоре 1 первой ступени реализуется 5Q сУмма (х1+х2) с х.3 по выРажению (3), а во втором сумматоре 8 второй ступени в соответствии с (6) суммируется значение у +2 у1 со значением

2 (у +2 "у ). Аналогичным образом у в i-м сумматоре-вычитателе 2 реализуется выражение (5) уо = уО -2 "+"у

11 . ( значение у9 поступает на вход ( (i+1) -го, сумматора-вычитателя 2, а на выходе знакового разряда i«ro

60 сумматора-вычитателя 2 образуется . сигнал, который настраивает (i+1) -й сумматор- вычитатель 2 на сложение или вычитание и в соответствии с выражением (4) разрешает поступленйе значения х на вход (1-1)"го сумма1 тора 1 первой ступейи, благодаря чему в нем реализуется выражение (3) .

Кроме того, сигнал с выхода знакового разряда i-ro сумматора-вычи.тателя 2 выдает разрешение на (i-1)- и блок 4 элементов И второй ступени, благодаря чему в (i-1)-м сумМаторе 8 этой же ступени реализУется выражение (6). По аналогии с вышеописанньм в и-м сумматоре-вычитателе 2 реализуется выражение (5), а на выходе знакового разряда его образуется сигнал, который по выражениям (4) и (6) разрешает поступление значения х„ с выхода и-го блока 3 элементов И йервой ступени на вход последнего сумматора I этой же ступени, на выходе которого и соответственно на выходе устройства 7 по выражению (3) образуется искомое значение х Ру у. В том случае, когда на выхоце знакового разряда первого сумматора-вычитателя 2 образуется нулевой сигнал, то он настраивает второй сумматор-вычитатель

2 на режим сложения, разрешает поступление на его второй вход значение 2 "у " с выхода второго блока 9

1 элементов 2И-ИЛИ и разрешает поступление значения единицы и 0,5 с выхода первого блока 5 элементов

2И-ИЛИ на первый и второй входы первого сумматора 1 и первого блока 4 элементов И первой ступени соответственно. Далее вычислительный процесс продолжается аналогично вышеописанному.

Таким образом, в предложенном устройстве в отличие от прототипа, в котором вычислительный процесс организован в виде последовательности шагов, результат вычислений осуществляется за время переходного процесса в схеме, которое практически равно времени задержки сигнала между входом и выходом устройства. Кроме того, в отличие от прототипа, в котором усложнена органиэация вычислительного процесса и увеличено количество управленческой информации, в данном устройстве не используется управленческая информация, а вычислительный процесс начинается с момента подачи на входную шину исходной информации у. Устройство может быть применено для реализации вычислительного процесса в натуральном масштабе времени, например, управления технологическими процессами или динамическими объектами в режиме их нормального функционирования.

1012251

Составитель A. Шуляпов

Редактор Л. Веселовская Техред g.- Гайду - Корректор Г.Реметник . р

Ю ФЮ М ° A&&J «««Ю4Й Й Ьм«м «4 Ф«4\ Ф ««Ь м Ф ЮФ«»ФЬ kA li

Заказ 2766/60, . Тираж,,704 . . Подписное

ВНИИПИ Государственного койнтета СССР по делам изобретений и открмтйй

113035, Иосква, Ж-35, Раушская наб»., д. 4/5 ю «» »«а@ 4а а@ « 4@ ««\ Ь@ «@ «»«4»

Филиал ППП . Патент i z . Уж ород, ул. Проектная, 4