Вычислительное устройство для датчиков с частотным выходом

Вычислительное устройство для датчиков с частотным выходом

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

: РЕСПУБЛИК

„„SU „„1013964 А

3(5I) G 06 F 15/20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ

Г

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

-. Ъ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3329730/18-24 (22) 24.08.81 .(46) 23.04.83. Бюл.Ð15 (72) Ю.В. Ерилов и A.Ñ. Карпицкий (53) 681.325(088.8) (56) 1. Dual-friquency interfегоmeter ready to work for industry.—

Product Engineering", 1970, 41, 911 р. 112-113

2. Авторское свидетельство СССР

9 553620, кл. 606 F 15/20, 1977 (прототип). (54)(57) 1.В )ЧИСЛИТЕЛЬНОЕ УСТРОИСТ-, ВО ДЛЯ ДАТЧИКОВ С ЧАСТОТНЫИ ВЫХОДОМ, содержащее в. каждом измерительном канале последовательно соединенные усилитель, триггер Шмитта и умножитель частоты, счетчик, причем входы усилителей соединены с соответствующими входами устройства, первый, второй и третий регистры, блок управления, коммутатор, арифметический блок, выход которого через. выходной регистр соединен с блоком индикации, выход которого является выходом устройства, управляющие входы счетчиков, первого, второго и третьего регистров, коммутатора, арифметического блока, выходного регистра и блока индикации соедйнены с соответствующими выходами блока управления, вход которого соединен с выходом блока постоянной памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения точности вычислений, в него введены первый, второй и третий узлы тарировки, четвертый ..регистр и второй коммутатор, причем выходы умножителей частоты и счетчиков измерительных каналов первой группы соответственно соединены с входами первого коммутатора., выход которого соединен с информационным входом четвертого регистра, управляющий вход которого соединен с соответствующим выходом блока управления, выходы триггеров Шмитта измерительных каналов первой группы соответственно соединены с первыми информационными входами первого, второго и третьего узлов тарировки, выходы триггеров Шмитта измерительных каналов второй группы соответственно соединены с вторыми информационными входами первого, второго и третьего узлов тарировки, выходы первого, второго, третьего и четвертого регистров, первого, второго и третьего узлов тарировки соединены с соответствующими входами второго коммутатора, выход которого соединен с входом арифметического блока, а управляющий вход соединен с соотвекоквуюиим. виколом блока управления, Il первый, второй и третий управляющие входы первого, второго и третьего узлов тарировки соответственно объе- иив динены и соединены с соответствующими выходами блока управления и с шиной опорной частоты устройства. Щ

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что каждый узел тарировки содержит вычитатель фиий частот, триггер, элемент И, первый и второй счетчики и регистр, причем выход вычитателя частот соединен со М счетным входом первого счетчика, информационный выход которого соединен с первым входом элемента И, вы- C© ход переноса первого счетчика сое- ф динен с входом установки в ноль триггера, инверсный выход которого соединен с установочным входом первого счетчика, выход элемента И соединен со счетным входом второго счетчика, выход которого соединен с информационным входом регистра, тактовый вход вычитателя частот и второй вход элемента И объединены и являются первым управляющим входом узла тарировки., первый и второй входы вычитателя частот являются соответственнг первым и вторым информационными входами узла тарировки, вход установ1413964

10 ки в единицу первого счетчика является вторым управляющим входом узла тарировки, вход установки в "ноль" второго счетчика и вход разрешения

Изобретение относится к вычислительной и информационно-измерительной технике и может быть использовано в качестве преобразователя информации, получаемой с датчиков с частот-5 ным выходом, в частности струнных, пьезоэлектрических и т.д.

Известно устройство, содержащее в каждом измерительном канале последовательно соединенные усилитель, триггер Шмитта и удвоитель частоты, счетчик, выход которого через регистр подключен к соответствующему входу арифметического. блока, блок управления и регистр индикации 1 ).

Недостатком устройства является небольшой коэффициент использования оборудования, так как устройство предназначено для работы с датчиком, имеющим одну измерительную и одну опорную частоты.

Наиболее близким по технической сущности к изобретению является вычислительное устройство, содержащее в каждом измерительном канале посдедо вательно соединенные усилитель, триг- 25 гер Шмитта и .умножитель частоты, счетчик, причем входы усилителей соединены с соответствующими входами устройства, первый, второй и третий регистры, блок управления, коммутатор, 30 арифметический блок, выход которого через выходной регистр соединен с блоком индикации, выход которого является выходом устройства, управляющие .входы счетчиков, первого, 35 второго и третьего регистров, коммутатора, арифметического блока, выходного регистра и блока индикации соединены с соответствующими выходами блока управления, вход которого 40 соединен с выходом блока постоянной памяти (2).

Недостатком устройства является пониженная точность вычислений, поскольку оно не учитывает начальную частоту датчика.

Целью изобретения является повышение точности вычислений .

Поставленная. цель достигается тем, что в вычислительное устройст- . во, содержащее в каждом измерительном канале последовательно соединенные усилитель, триггер Шмитта и умножитель частоты, счетчик, причем входы усилителей соединены с соответстзаписи регистра объединены и являются третьим управляющим входом узла тарировки, а выход регистра является выходом узла тарировки.

2 вующими входами устройства, первый, второй и третий регистры, блок управления, коммутатор, арифметический блок, выход которого через выходной регистр соединен с блоком индикации, выход которого является выходом устройства, а управляющие входы счетчиков, первого, второго и третьего регистров, коммутатора, арифметического блока, выходного регистра и блока индикации, соединены с соответствующими выходами блока управления, вход которого соединен с выходом блока постоянной памяти, введены первый, второй и третий узлы тарировки, четвертый регистр и второй коммутатор, причем выходы умножителей частоты и счетчиков измерительных каналов первой группы соответственно соединены с входами первого коммутатора, выход которого соединен с информационным входом четвертого регистра, управляющий вход которого соединен с соответствующим выходом блока управления, выходы триггеров Шмитта измерительных каналов первой группы соответственно соединены с первыми информационными входами первого, второго и третьего узлов тарировки, выхоцы триггеров Шмитта измерительных каналов второй группы соответственно соединены с вторыми информационными входами первого, второго и третьего узлов тарировки, выходы первого, второго, третьего и четвертого регистров, первого, второго и третьего узлов тарировки соединены с соответствующими входами второго коммутатора, выход которого соединен с входом арифметического блока, а управляющий вход соединен с соответствующим выходом блока управления, первый, второй и третий управляющие входы первого„ второго и третьего узлов тарировки соответственно объединены и соединены с соответствующими выходами блока управления и с шиной опорной частоты устройства. . Кроме того, каждый узел тарировки содержит вычитатель частот, триггер, элемент И, первый и второй счетчики и регистр, выход вычитателя частот соединен со счетным входом первого счетчика, информационный выход которого соединен с первым входом элемен- . 1013964 та И, выход переноса первого счетчика соединен. с входом установки в ноль триггера, инверсный выход которого соединен с установочным входом первого счетчика, выход элемента И соединен со счетным входом второго счетчика, выход которого соединен с информационным входом регистра, тактовый вход вычитателя частот и второй вход элемента И объединены и являются первым управляющим входом узла тарировки, первый и второй входы вычитателя частот являются соответственно первым и вторым информационными входами узла тарировки, вход установки в единицу первого счетчика является вторым управлякщим входом узла тарировки, вход установки в ноль второго счетчика и вход разрешения записи регистра объединены и являются третьим управляющим входом20 узла тарировки, а выход регистра является выходом узла тарировки.

На фиг.1 представлена функциональ- . ная схема устройства", на фиг.2функциональная схема блока управления; на фиг.3 — функциональная схема узла тарировки, на фиг.4 — функциональная схема арифметического блока.

Вычислительное устройство для датчиков с частотным выходом содержит информационный вход 1 с входными шинами 1, 1., 1>, информационный вход 2 с входными шинами 2„, 2«2-,, усилители 3+„3„.», 3„, 32,, 32, Зд, триггеры Шмитта 4„„, .4л, 4„, 42», 35

4,, 4,умножители 5л», 5,,2, 5,3, 5 „, 5, 5 + ч а с тTоoтTы, первый комму- . татор 6, узлы 7«7, 7> тарировки, счетчики 8„„, 8, 8,, 8 „, 8,, 8 регистры 9«92л, 92, 9, арифме- 40 тический блок 10, выходной регистр

11, блок 12 индикации, блок 13 управления, блок 14 постоянной памяти„ второй коммутатор 15, шину 16 опор-. ной частоты и шину 17 кода команды 45

"Тарировка", причем в каждом измерительном канале усилитель 3„, триггер Шмитта 4„ и умножитель 5„ частоты последовательно соединены Ц— номер измерительного канала), выходы триггеров Шмитта 4«, 4, и 4»3 соединены со счетными входами счетчиков 8+, 8+2 и 8»3 соответственно и с первыми входа»ли узлов 7„, 7и 7з тарировки соответственно, выходы триггеров Шмитта 4<« 4« и 4 .соединены со счетными входами счетчиков .8i, 822 -и 823 соответствен2.» ° но и с вторыми входами узлов 7„

7 и 7 тарировки соответственк но, выходы умножителей 5+» ., 5л и

5 3 частоты и выходы счетчиков 8+», 8 и 8„ соединены с соответствую.» 3 щйми входами первого коммутатора 6, выход которого соединен с информационным входом регистра 9„, выходы 65 умножителей 5 „, 5 z и 5 - частоты соединены с информационными входами регистров 9 „, 9 и 92з соответственно, выходы счетч»»ков 8 „, 82 и 8 соединены с входами разрешения записи регистров 9 л, 9>< и 9 . соответственно, выходы регистров

9, 92 92> 9 и выходы узлов

7л, 7, 7> тарировки соединены с соответствующими входами второго коммутатора 15, выход которого соединен с входом арифметического блока

10, »»оследовательно соединенного с выходным регистром 11 и блоком

12 индикации, управляющие входы первого и второго коммутаторов 6 и 15 соединены с соответствующими выходами блока 13 управления, установочный выход которого соединен с входами установки в ноль счетчиков 8л, 8, 8., 821, 022i 82ъ H регистров 9»

9 „, 9, 9,, первые управляю щие входы узлов 7,. 7 и 7 тарировки объединены и.соединены с шиной 16 опорной частоты устройства, вторые и.третьи управляющие входы узлов.

7, 7 и 7> тарировки соответстве»»- но объединены и соединены с соответствующими выходами блока 13 управления, другие соответствующие выходы которого соединены с управляющими входами арифметического блока 10, выходного регистра 11 и бло»»а

12 индикации, первый вход блока 13 управления соединен с шиной 17 кода команды "Тарировка", а второй вход— с выходом блока 14 постоянной »»амяти устройства.

Блок 13 управления содержит генератор 18 тактовых импульсов, дешифратор 19 кода команды "Тарировка", устройство 20 синхронизации, блок

21 распределения импульсов, состоящий из блока элементов И 22 и блока элементов ИЛИ 23, регистр 24, причем вход дешифратора 19 .является первым входом блока 13 управления, выход дешифратора 19 соединен с управляющим входом устройства 20 синхронизации, тактовый вход которого соединен с выходом генератора 18 тактовых импульсов, первые входы блока элементов И 22 и информационные входы регистра 24 являются вторым входом .блока 13 управления, вто» рые входы блока элементов И 22 объединены и соединены с входом разрешения записи регистра 24 и с выходом генератбра 18 тактовых имнульсов, выходы блока элементов И 22 соединены с соответствующими входами блока элементов ИЛИ 23. у saoB 71 ю 72 1 73 тари» ровки содержит вычитатель 25 частот, триггер 26, элемент И 27, первый и второй счетчики 28 и 29 и регистр

30, причем выход вычитателя 25 час1013964 тот соединен со счетным входом первого счетчика 28, информационный выход которого соединен с первым входом элемента И 27, выход переноса первого счетчика 28 соединен с входом установки в ноль триггера 26, 5 инверсный выход которого соединен с установочным входом первого счетчика 28, выход элемента И 27 соединен со счетным входом второго счетчика

29, выход которого соединен с инфор10 мационным входом регистра 30, тактовый вход вычитателя 25 частот и вто рой вход элемента И 27 объединены и являются первым управляющим входом . узла 7„ тарировки, первый и второй входы вычитателя 25 частот являются соответственно первым и вторым инфор-. мационными входами узла 7 тарировки, вход установки в единицу первого счетчика 28 является вторым управляю- 2О щим входом узла 7„ тарировки, вход установки в ноль второго счетчика 29 и вход разрешения записи регистра 30 объединены и являются третьим управляющим входом узла 7; тарировки, а выход регистра 30 является выходом узла 7„ тарировки.

Арифметический блок 10 состоит иэ узла 31 управления и исполнительного устройстна 32. Узел 31 управления содержитпоследовательно соединенные программируемую логическую матрицу 33 и операционный регистр 34, причем вход программируемой логической матрицы 33 является информацион- 35 ным входом узла 31 управления, а выход операционного регистра 34 яв- ляется выходом узла 31 управления, вход синхронизации которого соединен с управляющим входом операционного 4О регисгра 34.

Исполнительное устройство 32 годержит коммутатор 35 регистрового запоминающего устройства, регистровое запоминающее устройство 36, коммута- 45 тор 37 рабочего регистра, рабочий регистр 38, коммутаторы 39 и 40 операндов, коммутатор 41 дополнительного регистра, дополнительный регистр 42, арифметико-логическое устройство 50

43 и коммутатор 44 выходных данных, причем первые входы коммутаторбв 35, 37,39 40 и 41 объединены и являются информационным входом исполнительного устройства 32, вторые входы комму таторов 35 и 37 и выход коммутатора

44 объединены и являются выходок исполнительного устройства. 32, выход коммутатора 35 соединен с входом запоминающего устройства 36, выходы которого соединены соответственно с нторыми входами коммутаторов 39 и

40, выход коммутатора 37 соединен с входом рабочего регистра 38, ныход которого соединен с третьим входом коммутатора 40, выход ком}утатора Я где Й

К У }„ выходной код при g --и опросе данного канала, цикл внутреннего опроса, частота следования импульсов на входе умножителя

41 соединен с входом дополнительного регистра 42, выход которого соединен с.четвертым входом коммутатора 40 и вторым входом коммутатора 41, выходы коммутаторов 39 и 40 соединены соответственно с входами арифметикологического устройства 43, выход которого соединен с первым входом коммутатора 44 выходных данных, второй вход коммутатора 44 соединен с выходом коммутатора 39.

Устройство работает следующим образом.

Информационные сигналы с выходов трех дифференциальных пар датчиков с первого датчика каждой пары сигнал поступает на соо гветствующую шину входа 1, с второго датчика на соответствующую шину входа 2) или с трех пар датчик — источник опорного сигнала обрабатываются параллельно во. времени в трех идентичных каналах, каждый из которых содержит дне функциональные цепочки элементов. В первой функциональной цепочке канала производится обработка сигнала, поступившего на вход 1 устройства, во. второй функциональной цепочке этого же канала, поступившего на вход 2 устройстна (входные шины при этом имеют одинаковые индексы).

В арифметическом блоке 10 обработка сигналов каждой пары датчиков происходит последовательно во времени согласно задающей программе,.

Один из трех каналов параллельной обработки работает следующим образом.

На входы 1 и 2, поступают инфор4 мационные сигналы с частотами z+, и

При прохождении входных сигналов через усилители 3,},} и 3 .} и триггеры

Шмитта 4 и 4 „ формируются последовательности прямоугольных импульсов с частотами следования, и д, поступающие затем на входы умнсжитолей

5 Г частоты, на счетные вхо }.} 2} ды счетчиков З,и и 8 импульсов, на информационные .входы узла 7 тарировки. Умножители 5„и 5 „частоты } при этом осуществляют умножение частоты следования импульсов в К раз.

При опросе данного канала выходы умножителя 5„„ и счетчика 8„„ через коммутатор 6 подключаются к информационному входу регистра 9А, что обеспечивает занесение в регистр 9„ параллельный двоичный код н соотнетст вии с выражением

1013964

Однозременно в регистр 92< заносится код в соответствии с выражением 21 21 ) 40 ур о

11 21 где М11 — выходной код узла тарировки при 7- м опросе;

Далее коммутатор 15 поочередно подключает регистры 9„ и 921 к входу арифметического блока 10, в котором происходит обработка результатов опросов по внутреннему циклу устройства, при этом вычисляется код в соответствии с выражением

P P .2й; .7. Л11 21) И3.

- j=o j=o +

Р

Результат Y.M хранится во внутj-o > ренней памяти арифметического блока. При таком структурном построении устройства можно получить многоразР 20 рядное число и. при использовании

1=0 малоразрядных счетчиков З„„и 3 1 что существенно снижает требования к быстродействию счетчиков 811 и 8«.

Измерение начальной разности частот производится следующим образом.

При подаче на шину 17 кода команды "Тарировка" на четвертом выходе блока 13 управления вырабатывается импульс, который поступая на входы З0 запуска узлов 7, 72, 7 тарировки, .приводит их в исходное состояние и дает команду, по которой начинается измерение начальной разностной частоты. Одновременно на шину 1б посту- 35 пает импульсная последовательность опорной частоты Еоп,- которая проходит на входы синхронизации узлов

7, 7, 7. тарировки.

При опросе данного канала вслед за счетчиками 8 1, 8р1 и умножите- . лями 511 и 521 опрашивается узел

71 тарировки, при этом на его вЫходе вырабатывается двоичный код в соответствии с выражением 45 цикл внутреннего опроса; и — входные частоты по данно1 о му каналу в начальных условиях, когда производится тарировка; т. „- опорная частота.

Далее этот код через коммутатор

15 поступает на вход арифметического блока 10, где происходит обработка результатов опросов по внутреннему циклу устройства в соответствии с выражением ор

Е М31=1 ЬР ЬР tj

)=О 1=О P

Результат Y. М„ хранится во внут3=0 54 ренней памяти арифметического блока 10. Другие два канала с входными чаcTQTBMH т 1Р H 1 2, Ь1 H 12 Работают аналогично.

Следует отметить, что для получения высокой точности при ограниченном времени измерения необходимо чтобы разностная частота Х „-=К„р - „ отличалась от нуля. Особенйо неблагоприятен для проведения тарировки случай, если значение 1р„ колеблется около нуля в ту и другую сторону в процессе измерения. В предлагаемом устройстве к датчикам предъявляется

О О Р О О 00 требование- +,7 t<1, f1 r I 41,з g, Причем диапазон значений начальной разностной.частоты и число периодов и, длительность которых измеряется при тарировке, выбираются исходя из требуемой точности и допустимого времени измерения. Т.е. узлы тариров" ки могут обеспечить высокую точность только в более ограниченном диапазоне, чем весь диапазон входных частот.

При правильном выборе значений и и измерение начальной разностР1 ной частоты в таком устройстве может быть произведено с погрешностью меньшей, чем цена единицы младшего. разряда арифметического блока 10.

Это объясняется тем, что при предлагаемом методе измерения начальной разности частот число р о оо

11 И может быть выбрано больше, чем емкость разрядной сетки блока 10.

1013964

1013964

1013964

Составитель В, Гусев

Редактор A. Шишкина Техред К.Хыцьо Корректор И. Шулла

Заказ 3006/58 Тираж.704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )Х-35, Рауйская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4