Анализатор случайных процессов

Анализатор случайных процессов

Иллюстрации

Показать все

Реферат

 

АНАЛИЗАТОР СЛУЧАЙНЫХ ПРОЦЕССОВ, содеряшший датчик равномерно распределенных случайных сигналов , первый выход которого соединен с первым информационным входом первой схемы сравнения, блок элементов ,И, первый и второй выходы которого соедияенысоответственнее управляющими входами блока памяти и блока интеграто ров, выход которого является выходом устройства, отличающийся тем, что, с целью упрощения устройства, в него введены вторая схема сравнения, ключи,трип р, генератор случайных импульсов , блок умножения, причем вход бпока управлений к управ шюоше входы первой и схем сравнения обьедвне .ны и соединены с выходом первого ключа , информационный и управляющий вхо .ды которого соединены соответственно .с третьим выходом баока управления ., и выходом триггера, которого сое .динен с выходом генератбра случайных импульсов и первым выходом блока управления , парафазные выходы первой схемы сравнения соединены с первым и вторым информационными входами второго ключа соответственно, управляющий вход которого соединен с первым выходом бпока управления, первый и второй выходы второго ключа соединены с вторым и третьим входами блока памяти соответственно, первый и второй выходы которого соединен с первым и вторым информационными входами блока элемйтов И соответственно, третий и четвертый информаююнные входы КСУТО (Л рого Соединены с первым и вторым выходами блока умножения, управляющий вход бпока элементов И соединен с inep вым выходом блока управления, а первый .и второй выходы бпока элементов И сое динены с первым и вторым информацион:ными входами бпока интеграторов сооявет ггоенно , первый и второй входы бпока умножения соединены с первым и вторым ел выходами блока памяти соответспзевно, 00 1ретий и четвертый входы блока умножения Соединены с парш|)азкыми выхсоами со второй схемы сравнения соответственно, 00 первый информационный вход которой соеОинеи с выходом датчика равномерно распределенных случайных сигнапоВ , вторые ивформа1 онные входы & второй схем сравнения объединены и {являются входом устройства.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

3(50 06 F 15/3

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ . (21) 33 541 19/1 8-24 (22) 16.11.81 (46) 30.04.83. Бюп. ¹ 16 (72) С; Д. Константинов, О. А. Леонтьев, О. С. Попов и В. М. Рыпьчиков. (71) Лениградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина). (53), 681.3 (088.8) (56) Жовинский В. Н., Арховский В. Ф.

, Корреляционные устройства . М., "Энергия», 1974;

2. Авторское свидетельство СССР

¹ 402873, кл. Q. 06 F-15/36, 1973 (прототип). (54) (57) АНАЛИЗАТОР СЛУЧАЙНЫХ .ПРОЦЕССОВ, .содержащий датчик равномерно распределенных случайных сигналов; первый выход которого соединен с первым информационным входом первой схемы сравнения, блок элементов .И, первый и второй выходы которого соединены соответственно с управлякепими входами блока памяти и блока интеграторов, выход которого является выходом устройства, отл и ч ающи йся

:тем, что, с целью упрощения устройства, в aего введены вторая схема сравнения, ключи, "триггер, генератор случайных им.пульсов, блок умножения, причем вход блока управления и управлякицие входы первой и второй схем сравнения объединв ,ны и соединены с выходом первого ключа, информационный и управляющий вхо.ды которого соединены соответственно

„„SU„1015393 A

:с третьим выходом блока управления

- и выходом триггера, вход которого сое,динен с выходом генератбра случайных импульсов и первым выходом блока управления, парафазные выходы первой схемы сравнения соединены с первым и вторым информационными входами второ:го ключа соответственно, управляющий вход которого соединен с первым выходом бпока управления, первый и второй выходы второго ключа соединены с вторым и третьим входами блока памяти соответственно, первый и второй выхс ды которого соединена с первым и вторым информационными входами блока элемнтов И соответственно, третий и четвертый информационные входы которого соединены с первым и вторым выхoдами блока умножения, управлякщий вход блока элементов И соединен с первым выходом блока управления, а первый, .и второй выходы 6поха элементов И сое: динены с первым и вторым информацион=

:ными входами блока интеграторов соответ. ственно, первый и второй входы блока. Сии умножения соединены с первым и вторым 4 выходами блока памяти соответственно, ф3 третий и четвертый входы блока умноже- фф ния соединены с парафаэными выхсюми {, ф второй схемы сравнения соответственно, фр первый информационный вход которой соединен с вторым выходом датчика равномерно распределенных случайных сигнаг лов, вторые информационные входы первой и второй схем сравнения объединены и являются входом устройства.

1 1015393 2

Изобретение относится к вычислители ной технике.

Известно устройство для получения числовых характеристик случайных процессов в реальном масштабе времени: первых и вторых моментов, корреляционных и взаимных корреляционных функций, содержащее сумматоры, генераторы, вспомогательных шумов, усилители-ограничители, запоминающее устройство, генератор импульсов, кольцевой коммутатор, делитель частоты, триггер,п. логических схем умножения, ключей и счетчиков 1).

К недостаткам этого устройства ow

15 носится его функциональная ограниченность, т.е. воэможность получения лишь оценок корреляционных функций, сложность в реализации. Кроме того, при определении оценок корреляционных функций для

20 процессов, содержащих периодические составляющие, может возникнуть погрешность синхронности.

Наиболее близким к предлагаемому является устройство, позволяющее получить числовые характеристики случайных процессов в реальном масштабе временипервых и вторых моментов, корреляционных и взаимных корреляционных функций.

Оно содержит блок сравнения, к первому входу которого подключен первый выход датчика равномерно распределенных случайных чисел и второй выход блока вероятностного округления, к второму— второй выход блока памяти, а к выходупервый вход бпоков элементов И, блок 35 управления, выход которого соединен с входом аналого-цифрового преобразователя, вторым входом блока вероятностного округления и с вторым входом блока памяти, и блок интеграторов, к.пераому 40 входу которого подключен,. выход бпока управления, к выходу — вход цифро-аналогового преобразователя, а к второму входу — второй вход блока элементов И, выход блока элементов И и выход веро- 45 ятностного двоичного элемента, второй выход которого соединен с вторым выхо .дом датчика равномерно распределенных случайных чисел (2 J. йенни устройство сложно B реализа= 50 ции и заложенный алгоритм получения числовых характеристик случайного сигнала предусматривает избыточность операции, производимых с каждой отдельной выборкой из ряда чисел случайного процесса х(ф), .

При бэльщом количестве Р необходимых для анализа ординат корреляционной функции требуется зыачительное количество ячеек динамической памяти и увеличивается время до считывания Ф+;1 выборки ряда X(t) . Это является его недостат-. ком.

Цель изобретения — упрощение устройства.

Поставленная цель достигается тем, что в анализатор случайных процессов, содержащий датчнк,равномерно распределенных случайных сигналов, первый выход которого соединен с первым информационным входом первой схемы сравнения, блок элементов,И, блок управления, первый и второй выходы которого соединены соответственно с управляющими входами . блока памяти и блока интеграторов, выход которого является выходом устройcrsa, в него введены вторая схема сравнения, ипочи, триггер, генератор случайных сигналов, бпок умножения, причем вход блока управления и управляющие входы первой и второй схем сравнения обьединены и соединены с выходом первого ключа, информационный и управляющий входы которого соединены соответственно с третьим выходом блока управления и выходом триггера, вход которого соединен с выходом генератора случайных импульсов и первым выходом блока управления, парафазные выходы первой схемы сравнения соединены с первым и вторым информационнымй Входами второго ключа соответственно управляющий вход которогО соединен с первым выходом бпока управления, первый и второй выходы второго ипоча соединены с вторым и третьим входами блока памяти соответственно, первый и второй выходы которого соединены с первым и вторым информационными Входами блока элементов И соотве1 ственно, третий и четвертый входы которого соединены с первым -и вторым выходами блока умножения, управляккций .вход блока элементов И соединен с первым выходом блока управления, а первый и второй выходы блока элементов И соединены: с первым и вторым информационными входами блока интеграторов соответственно, первый и второй. входы блока умножения соединены с первым и вторым выходами блока памяти соответственно, третий и четвертый входы блока умножения соедине-, ны с парафазными выходами второй схемы. сравнечия соответственно, первый информационный вход которой соединен с вторым выходом датчика равномерно распределенных случайных сигналов, вторые информационные входы первой и второй

3 1015393 4 единены и являются блока 4, в результате чего на выходных шинах счетчика 13 устанавливается соавлена блок-схема, ответствующий код, в соответствии с ко2 — схема блока торым íà первой выходной шине дешифрасхемы сравнения обь входом усгройсгва.

На фиг. 1 предсг усгройсгва1 на фиг. управления. S

Усгройсгво состоит (фиг. 1) из блока 1 умножения, датчика 2 распределенных случайных сигналов, триггера 3, 6iio- ка 4 управления, блока 5 памяги, czech

6 и 7 сравнения, блока 8 элементов И, 1р блока 9 интеграторов, ключей 10 и 11, генератора 12 слу айных импульсов.

В состав блока 4 управления (фиг. 2.) входят счетчик 13 на Р, импульсов,. дешифратор 14, счетчик 15 на и импуль 1 сов, генератор 16 тактовых импульсов.

В основе функционирования усгройсгаа лежит метод определения стагисгьческих харакге.ристик случайных процессов по знаковой функции с применением вспомо- Эр гагельных сигналов. Устройство реализует рекурренгный алгоритм, предложенный в рабоге Ли, Чигтема, Виснера.

Устройство работает следующим образом. 2S

С выхода генератора 12 случайных импульсов на счетный вход триггера 3 поступает первый случайный импульс, который перебрасывает триггер 3 в поло-. жение 1". Сигнал высокого УРовнЯ с вы-Эр. хода триггера 3 поступает на соогвегсгвуюший вход ключа 10 (элеменг И), иа -другой вход когорего поступают имI

° пульсы, вырабатываемые генератором .16 тактовых импульсов бпока 4 управле,ния. Период следования эгих импульсов

ЭФ соответсгвуег минимальному. интервалу коррел йи С В момент прихода первого тактового импульса йа выходе ключа

10 вырабатывается импульс, который .. 4р посгупаег на одни входы схем 6 и 7 сравнения и на вход. блока. 4 управления.

С приходом этого импульса на схемах Р и 7. сравнения происходит сравнение амплитуды исследуемого случайного сигнала X(1), поступающего на другие входы

;блоков 6 и 7, со случайными амплитуда ми вспомогательных сигналов 0„(<) и

0 Я ), поступающих на соответствующие входы схем 6 и 7 соответственно. Отметим,что S0 мгновенные значения случайных амплигуц,. вспомогательных сигналов в момент сравнения с сигналом х(1 J независимы друг относительно друга, а также по отнэшению к мгновенным значениям исследуемого сигнала, Момент сравнения (импульс на выходе ключа 10) фиксируется счетчиком 13 тора 14 вырабатывается импульс, который поступает на вход ключа 11 и по соответствующему входу блока 9 элементов И на четные входы соответствующих элементов И блока 8. Ключ Ll открывается .и на блоке памяти осуществляется запоминание выходной комбинации схемы

6 сравнения, На выходах блока 5 памяти устанавливается логическая комбинация

Мулей и единиц - результат сравнения

Х (+) и 0„(+)-, которая поступает на первый и второй входы блока умножения и блока 8 элементов И. На третий и четвертый входы блока 1 поступает логическая комбинация — результат сравнения х (+) и U>(4) с выходов, схемы 7 сравнения. Результат логического перемножения входных сигналов с выходов флока 1 поступает аа соответствующие входы блока 8 элементов И . Прй совпадении единиц на соответствующих входах элементов И блока 8, сигнал с выхода этого блока поступает.йа вход блока 9 интеграторов. В блоке 9 накацливаются оценки статистических ха актер ристик случайного процесса %fg и (O) на этом заканчивается первый микроцикл.

Через время, равное минимальному дискретному интервалу д .ь, генератор.

16 тактовых импульсов блока 4 управления вырабатывает второй импульс, поступающий на первый вход ключа 10, Импульс на выходе клкяа 10 осуществляет сравнение сигналов на схемах 6 и 7 сравнения. Кроме того, этот импульс, поступая на вход блока 4, меняет выходную комбинацию счетчика 13 и на второй выходной шине дешифратора 14 вырабатывается импульс. поступающий на блок

;8 элементов И на его четные входы. К этому времени на выходах. блока 1 устанавливается комбинация, соогвегсгвук цая . логическому перемножению результата сравненйя со схемы 6 сравнения, полученного в нервом микроцикле, и хранящегося на блоке 5, на результат сравнения со схемы 7 сравнения, полученного во втором микроцикле (приход второго тактового импульс.a) .

При совпадении единиц на ссогвегсгву1оших входах блока 8 импульс посгупаег на соответствующий вход блока 9 интегра.тора, где накапливается оценка ординагы. 5 101 5393 6 корреляционной функции 1х(). Отметим, он переполняется и с второго выхода что результат сравнения на схеме 6 блока 4 управления на первый вход бпосравнения, полученный в первый микроцикл, ка интеграторов поступает импульс. По хранится в блоке 5 памяти и использует» этому сигналу накопленные оценки парался для логического перемножения со всд- лельно выводятся на индикацию. ми последующими выборками -. результа- Как видно из описания работы устройтами сравнения на meMe 7 сравнения. ства, оно, в отличие от прототипа, имею

В результате работы устройства в те- щего дорогостоящие и сложные бпоки, чение 0 микроцнклов в блоке 9 интегра-,предполагает простейшую организыаю торов накапливаются оценки ординат кор- )o блока 5 памяти, состоящего из двух триг4 реляционной функции Р,<(Юй С), Импульс геров, независимо от количества g необ4 с номером I? "генератора 16 тактовых ходимых для анализа ординат корреляцион. импульсов, кроме выполнения операций, ных функций перечисленных во втором микроцикле, Кроме того, отсутствие на входе устпоступает на первый вход блока 5 па- ig Ройства аналого-цифРового пРеобРазовамяти, обнуляя триггер, а также на очи теля позволяет обрабатывать случайные ный вход триггера 3, который переходит процессы с более широким спектром, в состояние выхода О и запрещает чем прототип, прохождение тактовых импульсов через Введение s устройство блоков 3,10 и первый ключ 10. Импульс с номером 6 2О 12 устраняет погрешность. синхронноспоступает также на вход счетчика 15 бло- ти, так как выборка осуществляется на

1 ка 4 управления. периодической основе, но со случайными

Перечисленные 2 микроциклов начинают отклонениями относительно тактовых имcQ с момента прихода второго случайного пульсов. Следовательно, увеличивается генератора случайного импульса генера gg точность получаемых вероятностных za тора 12. Импульс, поступая на счетный ° рактеристик по отношению к прототипу вход триггера 3, перебрасывает послед- в случае, когда исследуемый случайный ний в положение 1", пра этм три гер процесс содержит неизвестные периодисвоим высоким выходным потенциалом веские составляющие. разрешает прохождение тактовых импуль- уй сов через первый ключ 10. Предлагаемое устройство для опредеустройство работает 4 циклов по К ления оценок статистических характерисмикроциклов, где М выбирается из тре- тик случайных процессов разработано и бований нео %содимой точности получения находится в стадии реализации. Его приоценок характеристик случайных процес менение для анализа случайных процес33 сов. При поступлении на вход счетчика сов позволит повысить эффективность

15 блока 4 управления И. -го импульса исследования в этой области.

1018393 (рие.2 . 1НИИПИ Заказ 3217/46 Тираж 706 Подписное

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4