Устройство для сокращения избыточности информации

Устройство для сокращения избыточности информации

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ СОКРАЩЕНИЯ ИЗБЫТОЧНОСТИ ИНФОРМАЦИИ, содержащее первый элемент И, первый вход которо го соединен с информационной шиной, регистры, первые входы первого.и второго регистров объединены и соединены с выходом первого элемента И, первый вход третьего регистра соедииен с первым входом первого элемента и, ключ, выход которого соединен с выходной шиной устройства,второй элемент И, выход которого соединен с первым входом ключа, регистр сдвига , выход которого соединен с первым входом ключа, триггер, нулевой выход которого соединен с объединенными вторыми входами первого элемента И и регистра сдвига, два блока вычитания , первне входы которых объединены с вторым входом ключа и соединены с выходом первого регистра, второй вход первого блока-вычитания объединен с вторым входом первого регистра и Joeдинен с выходом второго регистра, а второй вход второго блока вычитания Объединен с вторым входом второго регистра и соединен с выходом третьего регистра, третий элемент И, арифметические блоки, первые управляющие входы которых объединены и соединены с выходом третьего элемента И, вход первого арифметического блока соединен с первым выходом первого блока вычитания, а вход второго арифметического блока соединен с первым выходом второго блока вычитания, блок сравнения , входы которого соединены соответственно с выxoдa lи первого и второго арифметических блоков, блок анализа,первый и второй входы которого соединены с первым и вторым входами первого блока вычитания, третий и четвертый - с первым и вторым входами второго блока вычитания, пятый и шестой - с первым и вторым выходами блока сравнения, седьмой - с входной ШИНОЙ устройства, первый .выхЬд блока анализа соединен с вторым входом третьего, элемента И, второй - с вторым входом второго элемента И, третий и четвертый - с соответствующими третьими входами первого и вто1ел рого регистров, блок синхронизации, входами которого являются две ин.форF - мационные шины, одна яз которых объе динена с R -входом триггера первый выход блока синхронизации соединен с объединенным синхронизирующим S-входом триггера и с входами блоков вычитания, второй выход соединен с первым входом третьего элемента. И, третий выход соединен с входом блока сравнения, отличающееся , тем, что, с целью повышения точности ел и упрощения устройства, в него введены второй и третий блоки сравнения 4ik и четвертый элемент И, входы которого подключены к выходам второго итретьего блоков сравнения, выход соединен с объединенными вторыми управляющими входами первого и второго арифметических блоков, первые входы второго и третьего блоков сравнения соединены с соответствующими первыми выходами первого и второго блоков вычитания , управляющие входы второго и третьего блоков сравнения объединены и соединены с четвертым выходом блока синхронизации. 2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок анализа

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН 5Ц G 08 С 19/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ и (ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 1) 3216 32 7/18-24 (22) 11.12.80 (46) 30.04.83.Бюл. Р 16 (72) A.Ã.Ìàìåäoâ, A.C.Ëàêåðíèê, В.Я.Зенин и В.С.Давейнис (71) Институт технической кибернетики AH Белорусской ССР (53) 621.398(088.8) (56) 1, Авторское свидетельство СССР

Р 523438, кл. G 08 С 19/28, 1975.

2. Авторское свидетельство СССР по заявке Р 2966739/18-24, кл . G 08 С 19/28, 1980 (прототип). (54)(57) 1. УСТРОЙСТВО ДЛЯ СОКРАЩЕНИЯ

ИЗБЫТОЧНОСТИ ИНФОРМАЦИИ, содержащее первый элемент И, первый вход которого соединен с информационной шиной, регистры, первые входы первого н второго регистров объединены и соединены с выходом первого элемента И, перВый вход третьего регистра соединен с первым входом первого элемента И, ключ, выход которого соединен с выходной шиной устройства, второй элемент И, выход которого соединен с первым входом ключа, регистр сдвига, выход которого соединен с первым входом ключа, триггер, нулевой выход которого соединен с объединенными вторыми входами первого элемента И и регистра сдвига, два блока вычитания, первые входы которых объединены с вторым входом ключа и соединены с выходом первого регистра, второй вход первого блока вычитания объединен с вторым входом первого регистра и соединен с выходом второго регистра, а второй вход второго блока вычитания объединен с вторыМ входом второго регистра и соединен с выходом третьего регистра, третий элемент И, арифметические блоки, первые управляющие вхо- ды кОтОрых Объединены и сОединены с выходом третьего элемента И, вход первого арифметического блока соединен с первым выходом первого блока вычитания, а вход второго арифмети„„SU„„1015411 А ческого блока соединен с первым вы- ходом второго блока вычитания, блок сравнения, входы которого соединены соответственно с выходами первого и .второго арифметических блоков, блок анализа, первый и второй входы которого соединены с первым и вторым входами первого блока вычитания, третий и четвертый — с первым и .вторым входами второго блока вычитания, пятый и шестой — с первым и вторым выходами блока сравнения, седьмой — с входной шиной устройства, первый .выход блока анализа соединен с вторым входом третьего. элемента И, второй — с вторым входом второго элемента И, третий и четвертый — с соответствую- и

И щими третьими входами первого и ьторого регистров, блок синхронизации, входами которого являются две инфор-.

- ыаинонные шины, одна ин ноторых оаъе- динена с и -входом триггера, первый 3 выход блока синхронизации соединен Я с объединенным синхронизирующим

5-входом триггера и с входами блоков вычитания, второй выход соединен с первым входом третьего элемента И, третий выход соединен с входом блока сравнения, о т л и ч а ю щ е е с я тем, что, с целью повышения точности ® и упРощения устройства, в него введе- (д ны второй и третий блоки сравнения и четвертый элемент И, входы которо- 4

ro подключены к выходам второго и yaaiL третьего блоков сравнения, выход eohдинен с объединенными вторыми управляющими входамй первого и второго арифметических блоков, первые входы второго и третьего блоков сравнения соединены с соответствующими первыми выходами первого и второго блоков вычитания, управляющие входы второго и третьего- блоков сравнения объединены и соединены с четвертым выходом блока синхронизации.

2 ° уотрОйотВО ПО П.1< О T Л И Ч &ю щ е е с я тем, что блоК анализа

1015411 выполнен на дешифраторе, элементах

ИЛИ, элементах задержки, первый, второй, третий и четвертый входы дешифратора являются первым, вторым, третьим и четвертым входами блока анализа, нулевой выход дешифратора является первым выходом блока анализа, с первого по четвертый, с шестого по деВятый, одиннадцатый и двенадцатый выходы дешифратора соединены с первого по десятый входами первого элемента ИЛИ, одиннадцатый и двенадцатый входы элемента ИЛИ являются пятым и седьмым входами блока анализа, выход первого элемента ИЛИ объединен с вхоИзобретение относится к приему, передаче и обработке информации и может быть использовано в различных отраслях промышленности, где требуется обрабатывать большие информаци- 5 онные массивы.

Известно устройство для сокрашения избыточности информации, содержащее регистр текущей выборки, выход которого соединен с входом регистра памя- 10 ти выборок, первым входом блока вычитания и через второй арифметический блок с первым арифметическим блоком, выход регистра памяти соединен с вторым входом блока вычитания H первым входом электронного ключа, выход блока вычитания соединен через де— шифратор и первый арифметический блок с вторым арифметическим блоком и выходным арифметическим блоком, выход которого подключен к второму входу электронного ключа, второму арифметическому блоку и к второму входу счетчика, первый вход которого соединен с входом устройства, а выход подклю— чен к второму входу дешифратора (1).

Недостатками данного устройства являются сложность его аппаратурной реализации и низкое быстродействие.

Наиболее близким к предлагаемому по технической сущности является 30 устройство для сокращения избыточности информации, содержащее первый элемент И, первый вход которого соединен с информационной шиной, регистры, первые входы первого и второго 35 регистров, первые входы .первого и второго регистров объединены и соединены с выходом первого элемента И, первый вход третьего регистра соединен с первым входом первого элемен- 4р та И, ключ, выход которого соединен с выходной шиной устройства, второй элемент И, выход которого соединен с первым входом ключа, регистр сдвига, дом первого элемента задержки и является вторым выходом блока анализа, выход первого элемента задержки соединен с первым входом второго элемента ИЛИ и является третьим выходом блока анализа, второй вход второго элемента ИЛИ является шестым входом блока анализа, другие входы второго элемента ИЛИ соединены с пятым, десятым, тринадцатым, четырнадцатым и пятнадцатым выходами дешифратора, выход второго элемента ИЛИ соединен с входом второго элемента задержки, выход которого является четвертым выходом блока анализа. выход которого соединен с первым входом ключа, триггер, нулевой выход которого соединен с объединенными вторыми входами первого элемента И и регистра сдвига, два блока вычитания, первые объединенные входы которых объединены с вторым входом ключа и соединены с выходом первого регистра, второй вход первого блока вычитания объединен. с вторым входом .первого регистра и соединен с выходом второго регистра, а второй вход второго блока вычитания объединен с вторым входом второго регистра и соединен с выходом третьего регистра, третий, элемент И, арифметические блоки, пер— вые управляющие входы которых объеди— иены и соединены с выходом третьего элемента Я, вход первого арифметического блока соединен с первым выходом первого блока вычитания, а вход второго арифметического блока соединен с первым выходом второго блока вычиТания, блок сравнения, входы которого соединены соответственно с выходами первого и второго арифметических блоков, блок анализа, первый и второй входы которого соединены с первым и вторым вхоДами первого блока вычитания, третий и четвертый — с первым и вторым входами второго блока вычитания, пятый и шестой — с первым и вторым выходами блока сравнения,седьмой - с входной шиной устройства,первый выход блока анализа соединен с вторым входом третьего элемента И, ° второй †. c вторым входом второго элемента И, третий и четвертый — с соответствующими третьими входами первого и, второго регистров, блок синхронизации, входами, которого являются две информационные шины, одна из которых объедииена с и -входом триггера, первый выход блока синхронизации соединен с объединенным синхро1015411 низируи щим .S --входом триггера и с входами блоков вычитания; второй выход соединен с первым входом третьего элемента И, третий выход соединен с входом блока сравнения, причем блок анализа содержит элементы ИЛИ, И, ИЛИ-НЕ, элементы задержки 2).

Недостатками известного устройства являются сложность аппаратурной реализации и недостаточная точность.

Повышение точности обеспечивается меньшими требованиями к длине разрядной сетки в устройстве, что достигается сравнением либо тангенсов наклона передаваемой функции от 0 до 45, либо котангенсов от 45 до 90О. Это 15 позволяет исключить необходимость оперирования с большими числами.

Цель изобретения — повышение точности и упрощение устройства. указанная цель достигается тем, О что в устройство для сокращения избыточности информации, содержащее первый элемент И, первый вход которого соединен с информационной шиной, регистры, первые входы первого и второ- з5 го регистров объединены и соединены с выходом первого элемента И, первый вход третьего регистра соединен с первым входом первого элемента И, ключ, выход которого соединен с выходной шиной устройства, второй элемент И, выход которого соединен с первым входом ключа, регистр сдвига, выход которого соединен с первым входом ключа, триггер, нулевой выход которого соединен с объединенными вторыми входами первого элемента И и регистра сдвига, два блока вычитания, первые входы которых объединены с ,вторым входом ключа и соединены с выходом первого регистра, второй вход40 первого блока вычитания объединен с вторым входом первого регистра и соединен с выходом второго регистра, авторой вход второго блока вычитания объединен с вторым входом второго 45 регистра и соединен с выхбдом третьего регистра, третий элемент И, арифметические блоки, первые управляющие входы которых объединены и соединены с выходом третьего элемента И, вход первого арифметического блока соеди нен с первым выходом первого блока вычитания, а вход второго арифметического блока соединен с первым выходом второго блока Вычитания блок. 55 сравнения, входы которого соединены соответственно с выходами первого и второго арифметических блоков, блок анализа, первый и второй axon которого соединены с первым и вторым входами первого.,блока вычитания, третий и четвертый — с первым и вторым входами второго блока вычитания, пятый и шестой - c первым и вторым выходами блока сравнения, седьмой — с входной шиной устройства, первый выход 65 блока анализа соединен с вторым входом третьего элемента И, второй — с вторым входом второго элемента И,третий и четвертый — с соответствующими третьими входами первого и второго регистров < блок синхрониз ации, входами которогс являются две информационные шины,.одна из которых объединена с -входом триггера, первый выход блока синхронизации соединен с объединенным синхронизирующим 5 -входом триггера и.с входами блоков вычитания, второй выход соединен с первым входом третьего элемента И, третий выход соединен с входом блока сравнения, дополнительно введены второй и третий блоки сравнения и четвертый элемент И, входы которого подключены к выходам второго и третьего блоков сравнения, выход соединен с объединенными вторыми управляющими входами первого и второго арифметических блоков, первые входы второго и третьего блоков сравнения соединены с соответствующими первыми выходами первого и второго блоков вычитания, управляющие входы второго и третьего блоков сравнения объединены и соединены с четвертым выходом блока синхронизации..

Причем блок анализа выполнен .на дешифраторе, элементах ИЛИ, элементах задержки, первый, второй, третий и . четвертый входы дешифратора являются первым, вторым, третьим и четвертым входами блока анализа, нулевой выход дешифратора является первым выходом блока анализа, с первого по четвертый, с шестого по девятый, одиннадцатый и двенадцатый выходы дешифратора. соединены с первого по десятый входами первого элемента ИЛИ, одиннадцатый и двенадцатый входы элемента ИЛИ являются пятым и седьмым входами блока анализа, выход первого элемента ИЛИ объединен с входом первого элемента задержки и является вторым. выходом блока анализа, выход первого элемента задержки соединен с первым входом второго элемента ИЛИ и является. третьим выходом блока анализа, второй . вход второго элемента ИЛИ является шестым входом блока анализа, другие входы второго элемента ИЛИ соединены с пятым, десятым, тринадцатым,четырнадцатым и пятнадцатым выходами дешифратора, выход второго элемен- . та ИЛИ соединен с входом второго элемента задержки, выход которого является четвертым выходом блока анализа.

На Фиг.1 приведена функциональная схема предлагаемого устройства; на фиг.2 - схема блока анализа, на фиг.З вЂ” кривая для пояснения принципа сокращения избыточности.

Устройство (фиг.1) содержит регистры 1-3, регистр 4 сдвига, ключ 5, блоки б и 7 вычитания, арифметические блоки 8 и 9, блоки 10-12 сравнения, 1015411 элементы И 13-16, триггер 17, блок

18 синхронизации, блок 19 анализа, входные шины 20-23 и выходную шину 24.

Блок 19 анализа (фиг.2 ) состоит из дешифратора 25, элементов .HJDI. 26 и.27 и элементов 28 и 29 задержки.

Выходы регистров-1 и 2 соединены с первым и вторым входами блока 6 вычитания, выходом соединенного с первым арифметическим блоком 8. Первый вход 10 регистра 3 соединен с первым входом регистра 1 и через элемент И 13 с информационным входом 20 и входом регистра 2, второй вход регистра 3 соединен с выходом регистра 2, а выход — 5 с вторым входом регистра 1 и с первым входом блока 7 вычитания, к второму входу которого подключен выход первого регистра 1, одновременно через ключ 5 соединенный с выходной шиной 24.

Входы д, Е, р и -ф блока 19 анализа соединены с первым и вторым выходами блоков 6 и 7 вычитания, третьи выходы которых подключены к входам блоков 8 и 11 и блоков 9 и 10 соответственно. Первые управляющие входы арифметических блоков 8 и 9 через элемент И 14 подключены к выходу Ж блока 19 анализа, а выходы — к входам блока 12 сравнения, выходы кото. рого соединены с входами 2 и л блока

19 .анализа. Нулевой. выход триггера

17 соединен с вторым входом элемента И 13 и с информационным входом регистра 4 сдвига, выход которого со-З5 единен с первым входом элемента И 15, подключенного к ключу 5. Выходы . o и н блока 19 анализа соединены с управляющими входами регистров 3 и

1 и с вторым входом элемента И 15 со-40 ответственно. Вход м блока 19 анали-. за и Я -вход триггера 17 соединены соответственно с входными шинами 23 и

21. Входы блока 18 синхронизации соединены с входными шинами 21 и 22.Пер-45 вый выход блока 18 соединен с управляющими входами регистров 4 и 2 и с третьим входом элемента И 13, второй

ВЫХОД 1,ВЫХОД O) — С УПРаВЛЯЮЩИМИ . входами блоков 6 и 7 вычитания и с

5-входом триггера 17, ° третий выход . (выход д ) — с управляющими входами блоков 10 и 11 сравнения, выходы которых через элемент И 16 подключены к вторым управляющим входам арифмети ческих блоков 8 и 9, четвертый выход (выход Д) — с вторым входом элемента И 14, пятый выход (выход Ъ) с управляющим входом блока 12 сравнения.

В блоке 19 анализа первый выход дешифратора 25 подключен к.первому . .60 входу элемента И 14, выходы дешифратора 25 с второго по пятый,с седьмого по десятый, двенадцатый и тринадцатый через первый логический элеМент ИЛИ 26 подключены к второму вхо-$5 ду элемента И 15 и к входу элемента

28 задержки, выход которого подключен к первому входу второго элемента ИЛИ 27 и к управляющему входу регистра 1, а шестой, одиннадцатый, четырнадцатый, пятнадцатый и шестнадцатый выходы дешифратора 25 через элемент ИЛИ 27 и элемент 29 задерж- ки подключены к управляющему входу регистра 3. Первый, второй, четвертый и Восьмой адресные входы дешифратора

25 подключены соответственно к первым и вторым входам блоков 6 и 7 вычитания. . Метод обработки информации, заложенный в предлагаемом устройстве эа1 gy ключается в определении отношения

ЬХ для каждой точки двухмерного информационного массива, сравнении этого отношения с соответствующим отношением для предыдущей точки с заданной точностью, т.е. ° для 1 -й тсчки определяется отношение Ч1//ЬХ и сравнивает1 ся с отношением ЬЧ„ / Х„, полученным

ДЛЯ (1- 1 2 -й точки, где, 431 1=11,,-У,, ЬЧ„.=З„--УО Хj 1=Х1 1""

Иными словами в устройстве реализуется с заданной точностью критерий выборки в соответствии с выражением

h )j 31 1 ьХ„

При этом точность (или погрешность) сравнения задается оператором длиной разрядной сетки сравниваемых отноше- . ний

М1 . Ы1-1 ,i ьХ„ьИ„„ для уменьшения длины разрядной сетки в устройстве сравнивают пРи И1 ЫХ1"ЬЧ а(„.„

" 1.1 или с . при АУ.>aX";Ay ЬХ„ 1. аXj . ВХ„ 1

ЮЧ1 ДУ„1

1 1! 1-1

Физический смысл укаэанного выше состоит в том, что при сравнении тан- генсов от 0 до 45 (gy/äx) и котангенсов от 45 до 90 (Х/ Ч) операцию проводят над числами от 0,00 до 1,00 включительно. Это.позволяет исключить необходимость оперировать с большими числами и повысить точность устройства.

Устранение иэбыточности вводимой двухмерной информации осуществляют в. реальном масштабе времени в процессе анализа текущих координат. При этом выявляют прямолинейные участки кривой. Точки перехода иэ криволинейно- го участка в прямолинейный и наобо16154 11 рот считаются характерными (или информативными1 точками данной кривой.

В процессе такой обработки координа:ты характерных точек поступают на выход устройства для ввода в ЭВМ, а координаты точек, имеющих на прямолинейных участках вводимой кривой, на выход устройства не поступают и в

ЭВМ не вводятся.

Для анализа формы вводимой кривой в устройстве определяют элементарные приращения координат ЬХ и Ь каждой последующей точки относительно предыдущей характерной точки, .для чего-координаты первой точки записывают в регистр, 1, второй — в регистр 15

3, третий - в регистр 2. При этом на блок б вычитания поступают данные с регистров 1 и 2, а на блок 7 вычитания — с регистров 1 и 3. В блоках 6 и 7 определяются разности аХ„, д 2О и й.х z.ñoîòâåòcòâåííî.

Значение ьХ„ и д поступают в арифметический блок 8 и на блок 11 сравнения, а значения b Õ и д9< по- ступают в арифметический блок 9 и,íà 25 блок 10 сравнения. Причем в зависимости от результатов сравнения в блоках 10 и 21 на выходе арифметических блоков 8 и.9. получают л Мг — 30 ьХ, аХ . . при ЬХ„ и ;,дХ у й)4 ЬХ ду при -631 ) ЬХ1, ьЗр ЬХ ..

Полученные частные являются тан- 35 генсами (кот анген сами) углов наклона элементарных отрезков прямых или производными вводимой кривой.

Сравнивая между собой значения и . (л и — ), -О дч .. ду. дх дМ но определить лежат точки на 6дной прямой или нет. Сравнение производится в блоке 12. При неравенстве укаэанных значений дается РазРешение на 45 передачу координат точки в ЭВМ. Одновременно в регистр 1 перезаписываются координаты первой точки, а в регистр

3 — координаты второй точки. При ра.,венстве дается разрешение только на перезапись координат второй точки в регистр 3, при этом координаты первой точки стираются.: В обоих случаях ко-. ординати последующей точки записыва-. ются в регистр 2.

При обнаружении прямолинейного участка координаты каждой последующей . точки на этой прямой сопоставляются с координатами начальной точки отрезка, чем достигается высокая точность анализа и исключается ошибочное пред-бО ставление криволинейных участков с большим радиусом кривизны прямолинейнымие

При обнаружении криволинейного участка координаты каждой последующейб5 точки на этой кривой сопоставляются с координатами каждой предыдущей точки и при выполнении условия нера-, венства координаты предыдущей точкипередаются в ЭВМ. При этом кОличество передаваемых точек на единицу длины участка кривой зависит от кривизны участка и-.величины принятой погрешности

При обнаружении участка прямой, параллельной оси координат, т.е. ког да b.Õ или А3 равны нулю, работа . арифметических блоков 8 и 9 запрещается и в блоке 19 анализа формируется сигнал, аналогичный сигналу равенства блока 12 сравнения, который также разрешает только перезапись координат из регистра 2 в регистр 3, при этом координаты .в регистре 3 стираются, т.е. Устройство работает аналогично рассмотренному ранее при анализе прямолинейного участка, однако без использования арифметических блоков 8 и 9 и блока 12 сравнения.

Устройство (фиг.1) работает следующим образом..

Перед началом ввода по входной шине 21 на R -вход триггера 17.и на один из входов блока 18 синхронизации поступает сигнал установки. Триггер 17 фиксируется в нулевом состоянии,при-. чем сигнал с нулевого выхода триггера 17 поступает на элемент И 13 и на информационный вход регистра 4 сдвига. Поступление координат каждой точки сопровождается сигналом ввода, который по входной шине 22 поступает на второй вход блока 18 синхронизации. При этом на выходах блока -18 синхронизации поочередно формируются управляющие тактовые импульсы, которые обеспечивают синхронную работу устройства. Одновременно с сигналом . ввода по входной шине 20 .на входы элемента И 13 и регистра 2 иэ устройства съема данных (не показано) ..по- ступают координаты Х и У начальной точки A в цифровом параллельном коде.

Сигнал с выхода блока 18 синхронизации разрешает запись координат х и в регистры 1 и 3 (через элемент И 1ф и в регистр 2. Этим же сигналом производится запись в первый разряд регистра 4 сдвига "1".

Регистры 1-3 построены таким образом, что при записи новой информацИй предыдущая стирается (например, на р-триггерах). Далее, при поступлении с выхода блока 18 синхронизации.сиг нала U на5 -вход триггера 17 последний устанавливается в единичное состояние и блокирует поступление координат х и у в регистры 1 и 3 через элемент -И 13, а также прекращает поступление единичного сигнала на ин» формациойный вход регистра 4 сдвига.

Одновременно сигнал с выхода блока

1015411

10 на первом,и втором выходах блока 7 формируются единичные сигналы, соответствующие значениям дХл=ЬУл=О, а на первом и втОром выходах блОКа 6 сигнал отсутствует, так как Ь х ФО

ДУ ФО . В этом случае на входе дешифратора 25 присутствует код 1100; при котором на двенадцатом выходе дешифратора 25 появляется единичный сигнал, который через элемент ИЛИ

26 поступает на второй вход элемен- . та и 15 (этот сигнал дальше ие проходит, так как блокируется .нулевым сигналом с второго разряда регистра

4 сдвига), через элемент ИЛИ 26 и элемент 28 задержки - на управляющий вход регистра 1, тем самым разрешая запись в него содержимого рета стра 3, 50

18 синхронизации дает разрешение на ввод в блоки 6 и 7 вычитания содержимого регистра 1 (координаты х и У ), .а также содержимого регистра 2 в блок 6 и содержимого регистра 3 в блок 7. По этому же сигналу в блоках

6 и 7 вычитания определяется разность .чисел„ поступивших из регистров 1-3.

В данном случае ЬХл=дМлдХ =дУ =.О,так как в регистрах 1-3 находятся координаты начальной точки. При этом на первых и вторых выходах блоков б и 7 формируются сигналы, которые поступают на вход дешифратора 25. На дешифраторе 25 анализируются состояния первых и вторых выходов блоков 6 и 7 вычитания и, в зависимости от их состояния, принимается соответствующее решение. Так, например, в данном случае на входах дешифратора 25 присутствует код 1111, при котором на 20 пятнадцатом выходе дешифратора 25 появляется единичный сигнал, который через элемент ИЛИ 27 и элемент 29 задержки поступает на управляющий вход регистра 3, чем разрешает пере- 25 запись содержимого регистра 2 в регистр 3. A нулевым сигналом с нулевого выхода дешифратор 25 через элемент

И 14 блокирует работу арифметических блоков 8 и 9. Этим заканчивается об- З0 работка начальной точки информационного массива (фиг.3).

Следующий сигнал ввода по шине 22 поступает на блок 18 синхронизации, который вновь формирует управляющие тактовые импульсы. При этом по сигналу с первого выхода блока 18 синхронизации в регистр 2 принимаются координаты первой точки, а "1", записанная на первом разряде регистра 4, сдвигается (перезаписывается ) на вто-. рой разряд, нулевой .сигнал с выхода которого поступает на вход элемента И 15.

По сигналу(» с выхода блока 18 синхронизации в блоках 6 и 7 вычита- 45 ния происходит определение разностей координат записанных точек. При этом затем через элементы ИЛИ 26 и 27 и элементы 28 и 29 задержки - на управляющий вход регистра 3, разрешая запись в него содержимого регистра 2.

Этим заканчивается обработка второй точки приведенного графика.

По очередному сигналу ввода, поступающему на блок 18 синхронизации, вновь формируются. управляющие тактовые импульсы. Как и прежде, сигналом с первого выхода блока 18 синхронизации в регистр 2 записываются координаты очередной точки и на второй разряд регистра 4 сдвига переписывается

"0", т.е. регистр 4 устанавливается в исходное состояние, при этом элемент И 15 открывается.

По сигналу О с выхода блока 18 синхронизации в блоках б и 7 вычитания происходит определение разностей координат точек АО Р А и А0 . Прио Оо чем в блоке б определяется разность

АО -А .„ а в блоке 7 — разность А -A

0< оо (фиг.3). Так как оба результата от. личны от нуля, т. е. дЧ. л Ф О, ЬЧ„ФО, д Х м О, дЧ ФО, то на первых и вторых выходах блоков б и 7 вычитания сигнал отсутствует. В этом случае на входе дешифратора 25 присутствует код 0000, при котором на нулевом выходе дешифратора появляется единичный сигнал, который поступает на вход элемента H 14, через который на первые управляющие входы арифметических блоков

8 и 9 поступает сигнал 4 с четвертого выхода блока 18 синхронизации. по сигналу б с выхода блока 18 синхронизации в блоках 10 и 11 прбизводятся сравнения дХл с дУ,л и дХ с

При ЬХ1+(дУ1 H пр>< + g + + 2 на выходах блоков 10 и 11 сравнения появляются единичные сигналы, которые через элемент И 16 поступают на вторые управляющие входы арифметических блоков 8 и 9.

IIo сигналу В в арифметических блоках 8 и 9 происходит определение значений аХ (при дх >дУд) и — (придХ >дХ) аУа ЬУл д (м И4 (пр дХ сдУ, и — (при Х АУ

2 ЬХ„ л ответственно. Значения этих отношений с арифметйческих блоков 8 и 9 поступа- ют на блой 12, где по сигналу г с выхода блока 18 они сравниваются.

B данном случае результатом сравнения является сигнал равенства и на первом выходе блока 12 появляется сигнал, который через вход A блока

19. анализа, элемент ИЛИ 27 и элемент

29 задержки разрешает перезапИсь координат точки А<< иэ регистра 2 в регистр 3. При этом координаты точки

A „ в регистре 3 стираются.

1015411

uz. f ие. 2

1015411

Составитель В. Кунцевич

Редактор Ю. Ковач Техред К.Мыцьо Корректор В.Гирняк

Закаэ 3220/47 Тираж 618 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5 .

Филиал ППП "!патент", r.Ужгород, ул.Проектная, 4