Устройство тактовой синхронизации регенератора

Устройство тактовой синхронизации регенератора

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ РЕГЕНЕРАТОРА, содержащее последовательно оединенные опорный генератор, блок компенсации расхождения частот, блок фазовой автоподстройки частоты (ФАПЧ) с дискретным управлением, анализатор зашумленного сигнала, блок памяти, ключ, интегратор и формирователь сигнала потери синхронизма, а также блок коммутации, блок селекции, блок выделения Фронтов и асинхронный интегральный приемник , которого подключен к . второму входу ключа и первому входу блока коммутации, к второму входу которого подключен первый выход блока ФАПЧ с дискретным управлением, второй выход которого подключен к второму входу блока компенсации расхождения частот, а выход блока коммутации через блок селекции подключен к второму входу блока ФАПЧ с дискретным управлением,при этом выход опорного генератора через блок вьщелення фронтов подключен к вторым объединенным входам анализатора зашумленного сигнала н блока памяти и иепосредствечно к первому входу асинхронного интегрального приемника, второй вход которого объединен с входом блока выделения Фронтов и является входом устройства, отличающее с я тем/ что, с целью повьаиения точности синхронизации путем раздельного управления зоной и скоростью фази ования при постоянных и переменных преобладаниях , в него введены блок управления скоростью фазирования, блок управления зоной селекции, элемент ИЛИ, блок вьщеления сигнсша расфазировки, анализатор величины преобладаний, блок обнаружения симметричных пре обладаний, блок обнаружения несимметричных преобладаний и формирователь зон анализа, к входу которого подключен третий выход блока ФАПЧ с дискретным управлением, четвертый | выход которого подключен к второму W входу блока селекции и первому входу анализатора величины преобладаний, с к второму входу которого, объединен ) ному с первыми входа1ми блока вщделе ния сигнала расфазировки и блоков обнаружения симметричных и несимметричных преобладаний подключён выхсд ключа, к третьему входу которого, объединенному с вторым входом интегратора и третьими входами блока комел сл мутации, и блока ФАПЧ с дискретным управлением, подключен вьаюд блока , управления скоростью фазирования, О к первому входукоторого, а также к третьему входу анализатора величию ны преобладаний подйлючен выход интегратора , а к второму входу блока управления скоростью фазирования и первому входу элемента ИЛИ подключен выход формирователя сигнала пог тери синхронизма, к второму входу которого подключен выход блока выделения сигнала расфазировки, при этом выход формирователя зон анализа подключен к вторьш входам блока вьаделения сигнала расфазировки, блока обнаружения симметричных преобладаний и блока обнаружения несимметричньк преобладаний, причем выходы

СОЮЗ СснатсНИХ социдяистичесних

PECllYEiflHH

3(д) Н 04 l, 7/08

ГОсудАРственныЙ комитент сссР (21) 3358375/18-09 (22) 30.11.81 (46) 30.04.83. Бюл. Р 16 (72) A.E. Красковский, t0.A. Липовецкий, А.П. Галушкин, И.В. Ароев и Е.В. Жуков (71) Ленинградский ордена Ленина институт инженеров железнодорожного транспорта им. акад. В.Н. Образцова (53) 621.394.662(088.8) (56) 1. Авторское свидетельство СССР

9 640440, кл. Н 04 1„ 7/08, 1976.

2. Авторское свидетельство СССР

9 882012, .кл. Н 04 l„ 7/08, 1980 (прототип) . (54)(57) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ РЕГЕНЕРАТОРА, содержащее последовательно. соединенные опорный генератор, блок компенсации расхождения Частот, блок фазовой автоподстройки частоты (ФАПЧ) с дискретным управлением, анализатор зашумленлого сигнала, блок памяти, ключ, интегратор и формирователь сигнала потери синхронизма, а также блок коммутации, блок селекции, блок выделения фронтов и асинхронный интегральный приемник, выход которого подключен к второму входу ключа и первому входу блока коммутации, к второму входу которого подключен первый выход блока

ФАПЧ с дискретным. управлением, второй выход которого подключен к второму входу блока компенсации расхождения частот, а выход блока коммутации через блок селекции подключен к второму входу блока ФАПЧ с дискретным управлением,при этом выход опорного генератора через блок выделения фронтов подключен к вторым объединенным входам анализатора зашумленного сигнала и блока памяти и иепосредствечно к первому входу асинхронного интегрального приемника, второй вход которого объединен с вторым входом блока выделения фрон„.SUÄÄ 1015502 A тов и является входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности синхронизации путем раздельного управления зоной и скоростью фазирования при постоянных и переменных преобладаниях, в него введены блок управления скоростью фазирования, блок управления зоной селекции, элемент ИЛИ., блок выделения сигнала расфаэиравки, анализатор величины преобладаний, блок обнаружения симметричных пре". обладаний, блок обнаружения несимметричных преобладаний и формирователь .зон анализа, к входу которого под" ключен третий выход блока ФАПЧ с дискретным управлением, четвертый g выход которого подключен к второму входу блока селекции и первому входу анализатора величины преобладаний„ к второму входу которого, объединен- С„

jному с первыми входами блока вЫделе: ния сигнала расфазировки и блоков обнаружения симметричных.и неснмметричных преобладаний подключен выход ключа, к третьему входу которого,, (,, объединенному с вторым входом интег- ратора и третьими входами блока коммутации.и блока ФАПЧ с дискретным Q3 управлением, подключен выход блока . управления скоростью фазирования, к первому входу которого, а также к третьему входу анализатора величи- . фф ны преобладаний подключен выход интегратора, а к второму входу блока управления скоростью фазирования и первому входу элемента ИЛИ подклю" чен выход формирователя сигнала по; терн синхроннэма, к второму входу которого подключен выход блока выделения сигнала расфаэировки, при этом выход формирователя эон анализа подключен к вторым входам блока выделения сигнала расфазировки, бло". ка обнаружения симметричных преобладаний и блока обнаружения несимметричных преобладаний, причем выходЫ

1015502 блоков симметричных и несимметричных преобладаний подключены к четвертому и пятому входам анализатора величины преобладаний, первый выход которого через блок управления зоной селекции подключен к третьему входу блока селекции, а второй выход анаИзобретение относится к радиотехнике и предназначено для использования в аппаратуре телеграфной связи и передачи данных, в частности в регенераторах. 5

Известно устройство тактовой синхронизации, содержащее блок фазовой автоподстройки частоты (ФАПЧ) с дискретным управлением, блок селекции, формирователь сигнала потери синхронизма, формирователь сигнала синхронкзма, блок управления (1 |.

Известно устройство тактовой синхронизации регенератора, содержащее последовательно соединенные опорный генератор, блок компенсации расхождения частот, блок фаэовой автоподстройки частоты (ФАПЧ) с дискретным управлением, анализатор зашумленного сигнала, блок памяти, ключ, интегратор и формирователь сигнала потери 20 синхронизма, а также блок коммутации, блок селекции, блок выделения фронтов и асинхронный интегральный приемник, выход которого подключен к второму входу ключа и первому входу 25 блока коммутации, к второму входу которого подключен первый выход блока ФАПЧ с дискретным управлением, второй выход которого подключен к второму входу блока компенсации рас- 30 хождения частот, а выход блока коммутации через блок селекции подключен к второму входу блока ФАПЧ с дискретным управлением, при этом выход опорного генератора через блок выделения фронтов подключен к вторым объединенным входам анализатора зашумленного сигнала и блока памяти и непосредственно к первому входу асинхронного интегрального приемника, второй вход которого объединен с вторым входом блока выделения фронтов, а также блок выделения одного фронта за такт, решающий блок и формирователь временных зон (2 1.

Однако известные устройства обладают низкой точностью синхронизации.

Цель изобретения — повышение точности синхронизации путем раздельного управления зоной и скоростью фаэирования при постоянных и перемен« 50 ных преобладаниях. лиэатора величины преобладаний подключен к второму входу элемента ИЛИ, выход Которого подключен .< второму входу блока управления зоной селекции, а четвертый вход блока коммутации объединен с вторым входом блока памяти.

Поставленная цель достигается тем, что устройство тактовой синхронизации регенератора, содержащее последовательно соединенные опорный генератор, блок компенсации расхождения частот, блок фазовой автоподстройки частоты (ФАПЧ) с дискретным управлением, анализатор зашумленного сигнала, блок памяти, ключ, интегратор и формирователь сигнала потери синхронизма, а также блок коммутации, блок селекции, блок выделения фронтов и асинхронный интегральный приемник, выход которого подключен к второму входу ключа и первому входу блока коммутации, к второму входу которого подключен первый выход блока

ФАПЧ с дискретным управлением, второй выход которого подключен к второму входу блока компенсации расхождения частот, а выход блока коммутации через блок селекции подключен к второму входу блока ФАПЧ с дискретным управлением, при этом выход опорного генератора через блок выделения фронтов подключен к вторым объединенным входам анализаторов зашумленного сигнала и блока памяти и непосредственно - к первому входу асинхронного интегрального приемника, второй вход которого объединен с вторым входом блока выделения фронтов и является входом устройства, введены блок управления скоростью фазирования, блок управления зоной селекции, элемент ИЛИ, блок выделения сигнала расфазировки, анализатор величины преобладаний, блок обнаружения симметричных преобладаний, блок обнаружения несимметричных преобладаний и формирователь зон анализа, к входу которого подключен третий выход блока ФАПЧ с дискретным управлением, четвертый выход которого подключен к второму входу блока селекции и первому входу анализатора величины преобладаний, к второму входу которого, объединенному с первыми входами блока выделения сигнала расфазировки и блоков обнаружения симметричных и несимметричных преоб" ладаний подключен выход ключа, к третьему входу которого, объединенному

1015502 с вторым входом интегратора и третьими входами блока коммутации и блока

ФАПЧ с дискретным управлением подключен выход блока управления скоростью фаэирования, к первому входу которого, а также к третьему входу анализатора величины преобладаний подключен выход интегратора, а к второму входу блока управления скоростью фазирования и первому входу элемента

ИЛИ подключен выход формирователя сигнала потери синхронизма, к второму входу которого подключен выход блока выцеления сигнала расфазировки, при этом выход формирователя зон анализа подключен к вторым входам t5 блока выделения сигнала расфазировки, блока обнаружения симметричных преобладаний и .блока обнаружения несимметричных преобладаний, причем выходы блоков симметричных .и несимметричных преобладаний подключены к четвертому и пятому входам анализатора величины преобладаний, первый выход которого через блок управления зоной селекции подключен к третьему входу блока селекции, а второй вы- ход анализатора величины преобладаний подключен к второму входу элемента ИЛИ, выход которого подключен к второму входу блока управления зоной селекции, а четвертый вход блока коммутации объединен с вторым входом блока памяти.

На фиг.1 изображена структурная электрическая схема предлагаемого устройства; на фиг.2 — реализация анализатора величины преобладаний, блоков обнаружения симметричных и несимметричных преобладаний, формирователя сигнала потери синхронизма и блока выделения сигнала расфазиров-40 ки; на фиг.3 — временные диаграммы, поясняющие работу устройства.

Устройство содержит опорный генератор 1, блок 2 компенсации расхождения частот, блок 3 фазовой автоподст-45 ройки частоты (ФАПЧ) с дискретным управлением, блок 4 выделения фронтов, блок 5 селекции, асинхронный .интегральный. приемник 6, блок 7 коммутации, анализатор 8 зашумленного сигнала, блок 9 памяти, ключ 10,формирователь 11 сигнала потери синхронизма, интегратор 12, блок 13 управления скоростью фазирования, блок 14 управления зоной селекции, формирователь 15 зон анализа, блок 16 обнаружения симметричных преобладаний, блок 17 обнаружения несимметричных преобладаний, блок 18 выделения сигнала расфазировки, анализатор 19 величины преобладаний, элемент ИЛИ 20, 60 кроме того, формирователь 11 сигнала потери синхронизма содержит интегратор 21 чередований, первый элемент

ИЛИ 22, интеграторы 23 и 24, второй элемент ИЛИ 25, блоки 16 и 17 обнаружения симметричных и нес:.;-метричных преобладаний содержат выделители

26 — 28-чередований, элементы И 29

32, блок 18 выделения сигнала рас- фазировки содержит два выделителя 33 и 34 чередований, ана лизатор 19 величины преобладаний содержит элемент И 35, интегратор

36 фронтов в зоне селекции, интегратор 37 чередований, элемент ИЛИ 38. устройство тактовой синхронизации работает следующим образом.

В блоке 4 выделения фронтов осуществляется дискретизация временного положения фронтов входного сигнала, для чего на один из его входов подается сигнал с выхода опорного генератора 1. Выделенные фронты в синхронном режиме через блок 7 коммутации поступают на вход блока 5 селекции. В указанном. режиме блок 5 селекции осуществляет селекцию фронтов входного сигнала по величине краевых искажений, т,е. ка подстройку поступают лишь фронты, попавшие в зону селекции, которая подается на в:;од блока 5 селекции с выхода блока 3 фазовой автоподстройки частоты (ФАПЧ) с дискретным управлением.

В синхронном режиме в блоке 3

ФАПЧ с дискреТным управлением с помощью блока 13 управления. скоростью фазирования под воздействием сигнала с выхода интегратора 12 с переменной емкостью включается большой коэффициент интегрирования импульсов подстройки и осуществляется медленное фазирование.

В режиме поиска синфазного состояния фронты сигнала поступают на подстройку и анализ состояния системы синхронизации с выхода асинхронного интегрального приемника 6, который выполняет функцию преобразования дроблений сигнала в краевые искажения. На выходе асинхронного интегрального приемника 6 осуществляется дискретизация временного положения фронтов преобразованноГо сигнала, для.чего на первый его вход подается сигнал с выхода опорного генератора

1. Выделенные фронты через блок 7 коммутации поступают на подстройку.

Для исключения ложной синхронизации при использовании симметричного фазового дискриминатора в блоке 3 ФАПЧ с дискретным управлением в блоке 7 коммутации осуществляется выделение одного фронта за такт, т.е. переход к однополярной синхронизации.. С этой целью на один из входов блока

7 коммутации поступает тактовый сигнал с первого выхода блока 3 ФАПЧ с дискретным управлением.

B режиме поиска синхронизма фронты с выхода асинхронного интегрального приемника 6 через ключ 10 поступают на первый вход интегратора 12

10Н502 с переменной емкостью, в котором для сокращения времени поиска состояния синхрониэма включен малый коэффициент интегрирования. Параллельно указанные фронты поступают на входы блоков 16, .7, 18 и 19 для анализа состояния системы синхронизации. Появление сигнала с выхода интегратора 12, т.е. произойдет включение медленной скорости фазирования, если за период анализа не будет сфор-1 мирован сигнал потери синхронизма.

Для исключения ложной имитации ..;есинфазного состояния системы синх- ронизации используются анализатор 8 зашумленного сигнала и блок 9 памяти.15

С помощью указанных блоков в синхронном режиме на анализ. через ключ

10 проходят. лишь те фронты входного сигнала, в тактовых интервалах которого отсутствуют импульсы дробле- 20 ния. Этот принцип позволяет также не формировать;, ложные сигналы пОтери синхронизма при действии на вход УТС импульсов шума, что особенно важно во время перестройки 25 рабочих частот раднолинии.

Включение действия зоны селекции в синхронном режиме в .блоке 5 селекции осуществляется с помощью блока

14 управления зоной селекции под воздействием сигнала с. выхода анализатора 19 величины преобладаний при условии, что величина симметричных или несимметричных преобладаний невелика и фронты входного сигнала за период анализа с вероятностью, близкой к единице, находятся в пределах зоны селекции, для чего последняя, подается на первый вход анализатора l9 величины преобладаний с четверто- го выхоца блока 3 ФАПЧ с дискретным 4() управлением.

При наличии в сигнале постоянных симметричных преобладаний в блоке 16 .обнаружения симметричных преобладаний происходит их обнаружение путем 45 выделения чередований фронтов в зонах анализа IEI u IV .(см.фиг.2), которые поступают на второй вход блока 16 обнаружения симметричных преобразований с выхода формировате- 5р ля 15 эан анализа. В анализаторе

19 величины преобладаний фиксируется величина преобладаний. Если вероятность этой величины за период :анализа близка к единице, то вырабатывается сигнал отключения эоны, который, через элемент ИЛИ 20 и блок 14 уйравления зоной селекции посту.пает на вход блока 5 селекции. В ре" зультате фронты входного сигнала проходят на подстройку, минуя зону селекции. Высокая помехоустойчивость синхронизации достигается при этом сохранением медленной скорости фа1 эирования. Аналогичные мероприятия осуществляются при появлении в сиг.нале несимметричных преобладаний, которые обнаруживаются в блоке 17 обнаружения несимметричных преобладаний путем выделения чередований в зонах анализа 11 А и IV или III u

I Б (фиг.3) ..

Таким образом, в предлагаемом устройстве осуществляется разновременное управление зоной селекции и скоростью фазирования.

Признаком отсутствия синхронизма при наличии в сигнале симметричных преобладаний (или при их отсутствии) является наличие фронтов сигнала с вероятностью, близкой к единице, только в одной из зон анализа (IEE или IV), расположенных по одну сторону от середины сфаэированной посылки (фиг.3) . Признаком рассогласования при несимметричных преобладаниях

so входном сигнале является чередование фронтов в зонах анализа 2Б и

3 или IA и EV, расположенных по одйу сторону от середины посылки, но в соседних тактовых интервалах (фиг.3) .

Критерий при определении потери синхронизма основан на том, что пре.— обладания разных фронтов одной посылки не могут быть раэнополярными. На этом принципе основано действие блока 18 выделение сигнала расфаэировки. При наличии сигнала с этого блока в формирователе 11 сигнала потери синхронизма формируется сигнал потери синхронизма, под воздействием которого с помощью блоков 13 и 14 управления .скоростью фазирования и зоной селекции производится одновременное выключение действия зоны селекции в блоке селекции, включение быстрой скорости фазирования в блоке

3 ФАПЧ с дискретным управлением и перевод интегратора 12 на малый коэффициент интегрирования. Кроме того, на подстройку через блок 7 коммутации и на анализ через ключ

10 начинают при этом поступать фронты с выхода асинхронного интегрального приемника б.

Таким образом предлагаемое устройство обеспечивает оптимальный алгоритм определения синфазного и несинфазного состояния в условиях симметричных и несимметричных преобладаний в канале связи высокую цикловую устойчивость синхронизации в условиях симметричных и несимметричных пРеобладаний, превышающих величи-. ну зоны селекции, в канале связи; обеспечивает высокую .точность синхронизации путем раздельного управления зоной селекции и скоростью фаэи-рования при постоянных и переменных преобладаниях.

1015502

1015502

Ч а|

94са д

Составитель Г. Лерантович

Редактор Н. Ковалева Техред С.Мигунова Корректор А. Ильин

Тираж 677 Подписное, ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 3233/52

Филиал ППП фъ

«ф ь„, ъ!

М

<>4

4 Патент, r. Ужгород, ул. Проектная, 4