Устройство для измерения показателя группирования ошибок в дискретном канале связи

Устройство для измерения показателя группирования ошибок в дискретном канале связи

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ПОКАЗАТЕЛЯ ГРУППИРОВАНИЯ ОШИБОК В ДИСКРЕТНОМ КАНАЛЕ СВЯЗИ, содержащее последовательно соединенные блок фазирования, вход которого является сигнальным входом устройства, датчик эталонных сигналов и блок сравнения, второй вход которого объединен с входом блока фазирования, последовательно соединенные переключатель режима работы, первый вход которого является входом синхроимпульсов, первый делитель, первый триггер и первый счетчик искаженных блоков, счетчик времени, счетчик ошибок, дешифратор, управляющий триггер , регистр сдвига, блок индикации и первый и второй элементы И, о тличающееся тем, что, с целью повышения точности измерения, в него введены делители с второго по -И, триггеры с второго по -и; счетчики .искаженных блоков с по г-й, f+l мультиплексоров счетл чиков, общий мультиплексор, блок вычислений , генератор управляющих импульсов , первый, второй и третий элементы ИЛИ, ключ, дополнительный переключатель , первый, второй и третий счётчйки импульсов, датчик константы управления, блок памяти, дополнительный регистр сдвига, бло объединения сигналов и индикатор конца вы иcлeний , причем выход блока сравнения соединен с вторым входом переключателя режима работы, первый выход которого соединен с объединенными входами делителей и с входом счетчика времени, выход которого с оединен с входом генератора управляющих импульсов , с установочным входом управляющего триггера и с управляющим входом переключателя режима работы, второй выход которого соединен с входом счетчика ошибок и с объединенными установочными входами триггеров, вход сброса и выход каждого из которых соединены соответственно с .выхог. дом соответствующего делителя и с входом соответствующего счетчика искаженных блоков, выход каждого из ко-§ торых и выход счетчика ошибок соедиО ) 1ены с входом соответствующего муль типлексора счетчика, выходы которого с соединены с соответствующими входами ,общего мультиплексора, выходы которого соединены с соответствующими входами дешифратора, выходы которого соединены с соответствующими входами блока вычислений, выходы которого соединены с соответствующими входами блока индикации, первый выход генера0:1 тора управляющих импульсов через ключ эо соединен с входом первого счетчика импульсов, выходы которого.соединены 4:: Ы с объединенными соответствуклцими входами мультиплексоров счетчиков,. а второй выход генератора управляющих импульсов соединен с тактовыми входами регистра сдвига и дополнительного регистра сдвига и с входом сброса управляющего триггера, выход которого через первый элемент ИЛИ соединен с входом записи регистра сдвига, выход которого соединен с объединенными первыми входами первого и второго элементов И и с входом сложения блока вычислений, соответствующие входы которого соединены с выходами блока объединения сигналов, входы которого соединены с соответствующими выхода

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК 511 H 04 В 3/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3383094/18-09 (22) 15.01.82 (46) 07.05.83. Бюл. 9 17 (72) A. П. Чепиков, Н. П. Трегубова и Л. В. Шабалина (71) Ленинградский электротехничес кий институт связи им. проф.

М. A. Бонч-Бруевича (53) 621 ° 395.664(088 ° 8) (56) 1. Авторское свидетельство СССР

9 786031 „Ka Н 04 1. 1/10, 1978 (прототип) . (54)(57) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ПОКАЗАТЕЛЯ ГРУППИРОВАНИЯ ОШИБОК В ДИСКРЕТНОМ XAHAËÅ СВЯЗИ, содержащее последовательно соединенные блок фазиро вания, вход которого является сигнальным входом устройства, датчик эталонных сигналов и блок сравнения, второй вход которого объединен с входом блока фазирования, последовательно соединенные переключатель режима работы, первый вход которого является входом синхроимпульсов, первый делитель, первый триггер и первый счетчик искаженных блоков, счетчик времени, счетчик ошибок, дешифратор, управляющий триггер, регистр сдвига, блок индикации и первый и второй элементы И, о тл и ч а ю щ е е с я тем, что, с целью повышения точности измерения, в него введены делители с второго по -й, триггеры с второго по г -й, счетчики искаженных блоков с второго по г -й, г +1 мультиплексоров счет " чиков, общий мультиплексор, блок вычислений, генератор управляющих им— пульсов, первый, второй и третий элементы ИЛИ, ключ, дополнительный переключатель, первый, второй и третий счетчики импульсов, датчик константы управления, блок памяти, дополнительный регистр сдвига, блок объединения сигналов и индикатор конца выислений,. причем выхоп блока сравне„.SU„„1 45 А ния соединен с вторым входом переклю-! 1 чателя режима работы, первый выход которого соединен с объединенными входами делителей и с входом счетчика времени, выход которого соединен с входом генератора управляющих импульсов, с установочным входом управляющего триггера и с управляющим входом переключателя режима работы, второй выход которого соединен с входом счетчика ошибок и с объединенными установочными входами триггеров, вход сброса и выход каждого из которых соединены соответственно с .выхо.", дом соответствующего делителя и с входом соответствующего счетчика искаженных блоков, выход каждого из ко-g торых и выход счетчика ошибок соединены с входом соответствующего мультиплексора счетчика, выходы которого соединены с соответствующими входами С

|общего мультиплексора, выходы которо.

ro соединены с соответствующими вхо- Я дами дешифратора, выходы которого соединены с соответствующими входами блока вычислений, выходы которого соединены с соответствующими входами блока индикации, первый выход генера.тора управляющих импульсов через ключ соединен с входом первого счетчика импульсов,. выходы которого, соединены с объединенными соответствующими входами мультиплексоров счетчиков,. а второй выход генератора управляющих импульсов соединен с тактовыми входа ° ми регистра сдвига и дополнительного регистра сдвига и с входом сброса управляющего триггера, выход которого через первый элемент ИЛИ соединен с Ф входом записи регистра сдвига, выход которого соединен с объединенными первыми входами первого и второго элементов И и с входом сложения блока вычислений, соответствующие входы которого соединены с выходами блока объединения сигналов, входы которого соединены с соответствующими выхода1016845, ми блока памяти и с выходами соответствующих .разрядов регистра сдвига и дополнительного регистра сдвига, выход и вход записи которого соединены соответственно с входом индикатора конца вычислений и с выходами первого элемента И, второй вход которого соединен с прямым выходом второго счетчика импульсов, инверсный выход и вход которого соединены соответственно с вторым входом второго элемента И, выход которого соединен с Вторым входом первого элемента ИЛИ, и с выходом девятого разряда регистра сдвига, выходы второго и четвертого разрядов которого соединены с первым и вторым входами второго элемента

ИЛИ, .выход которого соединен с пер вым управляющим входом ключа, второй .управляющий вход которого соединен с выходом третьего элемента ИЛИ, Изобретение относится к элеКтро-. связи и может быть использовано при построении систем передачи дискрет- ной информации, Известно устройство для измерения 5 показателя группирования ошибок в дискретном канале связи, содержащее последовательно соединенные блок фазирования, вход которого является сигнальным входом устройства, датчик 0 эталонных сигналов и блок. сравнения, .второй вход которого объединен с входом блока фазирования, последовательно соединенные переключатель режима работы, первый вход которого является входом синхроимпульсов, первый делитель, первый триггер и первый счетчик искаженных блоков, счетчик времени, счетчик ошибок, дешифратор, управляющий триггер, регистр сдвига, блок индикации и первый и второй элементы И. (1).

Недостатком известного устройства является невысокая точность иэмере° ния показателя группирования, так как он определяется при единственном значении длины блока.

Цель изобретения — повышение точности измерений показателя группирования ошибок в дискретном канале связи. 30

Цля достижения поставленной цели в устройство для измерения показателя группирования ошибок в дискретном канале связи, содержащее последовательно соедийенные блок фазирования, З5 вход которого является сигнальным входом устройства, датчик эталонных сигналов и блок сравнения, второй первый вход которого соединен с выходом первого разряда регистра сдвига, а первым управляющим входом до полнительного переключателя и с вхо- дом третьего счетчика импульсов, выходы которого соединены с объединенными соответствующими сигнальными входами дополнительного переключателя и блока памяти, управляющий вход которого. соединен с выходом восьмого разряда регистра сдвига, выход третьего разряда которого соединен с вторым входом третьето элемента ИЛИ и с вторым управляющим входом дополнительного переключателя, соответствующие входы и выходы которого соединены соответственно с выходамй датчика константы управления и с соответствующими входами управления общего мультиплексора,.причем r принимает значения от 5 до 9. вход которого объединен с входом блока фазирования, последователЬно соединенные переключатель режима работы, первый вход которого является входом синхроимпульсов, первый делитель, первый триггер и первый счетчик искаженных блоков, счетчик времеНи, счетчик ошибок, дешифратор, управЛяющий триггер, регистр сдвига, блок индикации и первый и второй элементы И, введены делители с второго по

r -й, триггеры с второго по .-й, счетчики искаженных блоков с второго по г -й, г +1 мультиплексоров счетчиков, общий мультиплексор, блок вычислений, генератор управляющих импульсов, первый, второй и третий элементы ИЛИ, ключ, дополнительный пе еключатель, первый, второй и третий счетчики импульсов, датчик константы управления, блок памяти, дополнительный регистр сдвига, блок объединения сигналов и индикатор конца вычисле-. ний, причем выход блока сравнения соединен с вторым входом,переключателя режима работы, первый выход которого соединен с объединенными входами делителей и с входом счетчика времени, выход которого соединен с входом генератора управляющих импульсов, с установочным входом управляющего триггера и с управляющим входом переключателя режима работы, второй выход которого соединен с входом счетчика сзаибок и с объединенными установочными входами триггеров, вход сброса и выход каждого иэ которых соединены соответственно с выходом соответствующего делителя и с

1016845 ка памяти, управляющий вход которого соединен с выходом восьмого разряда регистра сдвига, выход третьего разряда которого соединен с вторым входом третьего элемента ИЛИ и с вторым управляющим входом дополнительного

6G входом соответствующего счетчика ис«, каженных блоков, выход каждого из которых и выход счетчика ошибок соедииены с входом соответствующего мультиплексора счетчика, выходы которого соединены с соответствующими входами общего мультиплексора, выходы которо-. го соединены с соответствующими входами дешифратора, выходы которого соединены с соответствующими входами блока вычислений, выходы которого соединены с соответствующими входами блока индикации, первый выход генератора управлякнаих импульсов через ключ соединен с входом первого счетчика импульсов, выходы которого соединены с объединенными соответствующими входами мультиплексоров счетчиков, а.второй выход генератора управляющих импульсов соединен с тактовыми входамй регистра сдвига и дополни-20 тельного регистра сдвига и с входом сброса управляющего триггера, выход которого через первый элемент ИЛИ соединен со входом записи регистра сдвига, выход которого соединен с объединенными первыми входами первого и второго элементов И и с входом сложения блока вычислений, соответствующие входы которого соединены с выходами блока объединения сигналов, входы которого соединены с соответствующими выходами блока памяти и с выходами соответствующих разрядов. регистра сдвига и дополнительного регистра сдвига, выход и вход записи которого соединены соответственно с входом индикатора конца вычислений и с выходом первого .элемента И, второй вход которого соединен с прямым выходом второго счетчика импульсов, инверсный выход и вход 4( которого соединены соответственно с вторым входом второго элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, и с выходом девятого разряда регистра сдви-4 . га, выходы второго .и четвертого разрядов которого соединены с первым и вторым входами второго элемента

ИЛИ, выход которого соединен с первым управляющим входом ключа, второй управляющий вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с выходом первого разряда регистра сдвига, с первым управляющим входом дополнительного переключателя и с входом третьего счетчика импульсов, выходы которого соединены с объединеннымн соответствующими сигнальными входами дополнительного переключателя и блопереключателя, соответствующие входы н выходы которого соединены соответ« ственно с выходами датчика константы управления и с соответствующими входами управления общего мультиплексора, причем Г принимает значения от

5 до 9.

На чертеже приведена структурная электрическая схема устройства.для измерения показателя группирования ошибок в дискретном канале связи.

Устройство содержит управляющий

1 .триггер 1, первый элемент .ИЛИ 2, блок 3 фазирования, датчик 4 эталонных сигналов, блок 5 сравнения, переключатель 6 режима работы, счетчик

7 времени, делители 8„-8, триггеры

9 -9г, счетчики 10 -10„ йскаженных блоков, счетчик 11 ошибок, мультиплексоры 12„-12,,+ счетчиков, генератор 13 управляющйх импульсов, ключ

14, второй и третий элементы ИЛИ 15 и 16, первый, второй и третий счетчики 17, 18 и 19 импульсов,. дополнительный переключатель 20, датчик 21 константы управления, блок 22 памяти, общий мультиплексор 23, дешифратор 24, блок 25 вычислений, блок 26 индикации, блок 27 объединения сигналов, индикатор 28 конца вычислений, первый и второй элементы И 29 и 30, регистр 31 сдвига и дополнительный регистр 32 сдвига с разрядами соответственно 31 -31 и 32 -325 °

12 1

Устройство работает следующим образом.

К моменту начала измерения. сигнальный вход-и вход синхроимпульсов устройства соединены с выходом дискретного канала связи. Все триггеры и счетчики устройства находятся в состоянии "0". Информационные сигналы с помощью блока 3 фазирования, выделяющего из приходящей информации комбинацию синхронизации, осуществляют фазирование датчика 4, Блок 5 производит поразрядное сравнение поступающей с датчика 4 эталонных сигналов с входной последовательностью. Результагом сравнения является поток ошибок, который поступает на переключатель 6. На другой вход этого переключателя поступают синхроимпульсы, сопровождающие поток ошибок. Устройство работает в два этапа. В первом этапе производится измерение канала, он длится определенное время, называемое сеансом. Длительность сеанса определяется скоростью работы дискретного канала и емкостью счетчика 7. Во втором этапе производится вычисление показателя группирбвания.

Время вычисления зависит от быстродействия блока.25 вычислений, примененных микросхем и определяется генератором 13 управляющих импульсов.

Сеанс измерения начинается замыканием переключателя 6 (оператором или

1016845

Ъ О г) где г — число градаций значений длины бл ока и.

Блоками, которыми в основном

;определяется действие устройства в режиме вычисления, являются регистр 31 сдвига и дополнительный регистр 32 сдвига. В исходном состоянии все разряды регистра находятся в состоянии "0". В начале процесса вычисления первый разряд 31 переходит в состояние "1". В дальнейшем

"1" продвигается вдоль по регистру, при этом в каждый данный момент только один разряд находится в состОянии

"1". Продвижение "1" в регистре производится под воздействием импульсов, вырабатываемых генератором 13. В 1-ом, г -ом циклах r раз использу.ются разряды регистра 31. В последнем цикле однократно используются разряды регистра 32.

В начале первого цикла триггер 1 переводится в состояние "1" и начинает действовать генератор 13. Этот генератор на первом выходе выдает .пачки, импульсов, число которых в одной пачке равно числу десятичных разрядов счетчиков 10 и 11. На втором выходе генерируются одиночные импульсы, располагающиеся. между пачками. "1" с выхода триггера 1 через открытый элемент 2 ИЛИ поступает на вход регистра 31. Импульсои с второго выхода генератора 13 разряд 31 будет переведен в "1", а триггер 1 в "0". Импульсом с выхода разряда 311 через элемент ИЛИ 16 будет замкнут ключ 14.. Импульсы с первого выхода генератора 13 начнут поступать в счетчик 17. Кроме того, импульс с выхода разряда 31 поступит на счетный вход счетчика 19, а также переведет дополнительный переключатель

20, соединив входы управления общего мультиплексора 23 с выходом датчика

21. Емкость счетчика 17 определяется автоматом), при этом поток (ошибке соответствует сигнал "1") поступает на входы 5. триггеров 9„-9 и на вход счетчика 11, синхроимпульсы, период которых равен длительности одного бита информации — на входы счетчика 7 и делителей 8„-8 . Первой ошибкой триггеры 9 устанавлйваются в "1", и импульсами с выходов этих триггеров счетчики 10 10г устанавливаются в состояние "1". Счетчик 11 также устанавливается в состояние

"1" непосредственно импульсом ошибки.

Последующие ошибки потоЫа, поступающие на входы S триггеров 9, не оказывают на них действия и, следо- 15 вательно ° не оказывают действия на счетчики 10, так как триггеры уже находятся в состоянии "1". Так будет до тех пор, пока триггеры 9 не будут переведены в состояние "0". 2()

Такой перевод осуществляется импульсами с выходов делителей 8, поскольку на входы этих делителей поступают синхроимпульсы, импульсы появляются на их выходах с периодами и„, и 25 иг бит, равными коэффициейтам деления делителей. После того, как триггер 9„ будет вновь установлен в состоянйе "0", пришедшая ошибка оно ва переведет его в состояние "1" и, следовательно, счетчик 10; будет установлен в состояние "2". Это означает, что в счетчике 10; зарегистриро- ваны два искаженных блока длиной п„ бит. Так как коэффициеиты деления делителей выбираются из условия и <

Ф1 < п1+„(например, и 10, п2 30, п = 100, и 4 300, и 1000 и т.д. ), чйсла искаженных блоков, накопленные в счетчиках 10 будут разными. Таким образом, за время сеанса (эа время 40 замкнутого состояния переключателя б) в счетчиках 10, будет накоплена информация о числе (в двоично-десятичном коде) искаженных блоков длиной и п2, ..., пг (числа д.1, d 2i г ) 45 соответственно. В счетчике 11 будет накоплено общее число ошибок в сеансе dc. Эти цифровые данные удерживаются в счетчиках до окончания вычисления показателя группирования Ы . 5p

Длительность сеанса определяется емкостью счетчика 7, на вход которого поступают синхроимпульсы, и равна

Т, секунд, где Т вЂ” длительность бита (период синхроимпульсов), емкость счетчика 7. После того, как счетчик 7 будет заполнен, на его выходе появится импульс, которым размыкается переключатель б, измерение заканчивается. Импульсом с выйода счетчика 7, кроме того, приво- 60 дится в действие генератор 13 управляющих импульсов, и управляющий триггер 1 переводится в состояние "1".

Работой этих двух элементов схемы начинается вычисление показателя груп-5 пирования ь|-. Работу устройства в режиме вычисления целесообразно разбить на циклы е (а,и

1-й цикл - вычисление*qn

2-й цикл - вычисление р(.

6 n< г-й цикл - вычисление г- п последний цикл вычисление

1016845 числом десятичных раэрчдов, принятывг для счетчиков- 10 и 11. Для примера примем, что число разрядов в этих счетчиках установлено 8. Тогда счет-" чик 17 должен быть выполнен в вире двоичного счетчика на 3 разряда (8) .

Выход его в этом случае будет выполнен в виде. трех цепей — по одной От каждого .Разряда. Эти .цепи соединены . с управляющими входами мультиплексоров. 12, с помощью которых устанавливается соединение одного из восьми разрядов каждого иэ -счетчиков 10 и:

11 с выходами мультиплексоров 12 (состоящими из четырех цепей). Последовательный выбор 1-го, 2-ro, З-го, 15

8-го разрядов для их пересылки в мультиплексор 23 и далее в.дешифратор 24 и блок 25 вычислений осуществляется изменением состояния счетчи-. ка 17 последовательно от 1 до 8. Для 20 этого на его счетный вход необходимо подать последовательно 8 импульсов. от генератора 13 через ключ.14. Иульг тийлексор 23 предназначен для соединения любой из входных групп цепей, 25 каждая из которых состоит из четырех цепей, с выходной группой, состоящей из 4-х цепей, соединенной с входом дешифратора 24. Выбор группы осуществляется цепями управления мультиплек- З0 сора 23, сигналы дпя которых вырабатываются датчиком 21 (если дополнительный переключатель 20 — в правом по чертежу положении) или двоичню1 счетчиком 19 (если дополнительный переключатель 20 — в левом положении)

Если цепи управления мультиплексора

23 получают сигналы управления от датчика 21 то мультиплексорами 12 и 23 образуется цепь пересылки сигйалов от счетчика 11 к дешнфратору 24 40 и далее к блоку 25 вычислений. ЕсЛи сигналы управления поступают от счетчика 19, то образуется цепь пересылки сигналов от счетчиков 10. B рассматриваемый момент (разряд 31 в ° 45 состоянии "1") переключатель 20 в правом положении, счетчик 17 в состоянии "1". Следовательно, с помщщью мультиплексоров 12„ „ и 23 первый разряд етчика 11 пересается через 50 дешифратор в блок вычислений. При поступлении второго импульса в счетчик

17 пересылается второй разряд счетчика 11 в блок вычислений. Далее пеРесылаются последовательно осталь- 55 ные разряды числа, хранящегося в счетчике 11. î значит, что в память блока 25 вычислений введено число. Так как цифры (0-9) в блок 25 вводятся по принципу провод-цифра, предусмотрен дешифратор 24 для преоб«60 разования двоична-десятичного кода. в десятичный. Кроме цифр в блок 25 вычислений по отдельным цепям вводятся команды: деление (-), функция (F) логарифмирование (1g), память со сло-65 жением (П+), извлечение из памяти и равняется (ИП=), занятая (,). Пере« численные входные цепи блока 25 вычислений соответственно обрзначены на чертеже. В том случае, когда цифры или команды должны вводиться от разных источников, предусмотрен блок

27 объединения сигналов.

После ввода числа d, на тактовый вход регистра 31 постуйит второй импульс от генератора 13.. Разряд 31 перейдет в состояние "1", импульсом

I с его выхода ключ 14 будет разомкнут, одновременно этим импульсом через блок 27 будет введена команда "деление" (-;) в блок 25 вычислений. Третьим импульсам в цепи продвижения (ыа тактовом входе) регистра 31 состояние

"1" примет разряд 31, В результате этого будет замкнут ключ 14. Дополнительный переключатель 20 перейдет в левое положение, через него с выхода счетчика 19 цепями управления в муль» типлексоре 23 образуется цепь для переноса цифр иэ счетчика 10 а дешифратор 24. На вход счетчика 17 поступит иэ генератора 13 пачка импульсов, на выходах счетчика 17 последовательно образуются двоичные комбинации 1, :2, 3, е с помощью которых в мультиплексоре 12„ последовательно образуются цепи дляпереноса значений всех разрядов счетчика 10, через мультиплексор. 23 и дешифратор 24 в блок 25 вычислений. Таким образом, в блок 25 вычислений будет введено число d .

Следукж1им импульсом в цвпи продвйжения регистра состояние"1" примет разряд 31+. Ключ 14 разомкнется .в блок

25 вычйслений будет введена команда.

ИП=. Далее состояние "1" примет разряд 31, при эяом в блок 25 будет введена команда F. Далее в состояние

"1" перейдет разряд 31, в блок 25 будет введена команда 1g ° Далее в состояние "1" перейдет разряд 31-, в блок 25 будет введена команда- "деление" (-, ). Далее в состояние "1" перейдет разряд 318. Импульсом с

его выхода приводится в действие блок 22 памяти, предназначенный для

Формирования цифровых значений 1gfl

Поскольку в рассматриваемом случае вычисляется о6„, блок 22 памяти вы даст. на своих выходах значение 1gn.„.

Если, например, n * 10, блок 22 вйдаст импульс на вйходе "1" (характеристика 1g10 мантисса в данном случае равна нулю). Выбор одного из r значений логарифмов (констант), кото. рые хранятся в блоке 22 памяти осуществляется с выходов счетчика 19 так же, как управляется общий мультиплексор 23. Яисло состояний мультик плексора 23 при управлении от счетчика 19 равно r, число состояний блока 22 памяти также равно г . После ввода в блок 25 вычислений цифрового

1016845

10 значения 1gn„, разряд 31э регистра

31 перейдет в состояние "1". Импульс с выхода разряда 319 поступит На счет . ный вход счетчика 18 и переведет его в состояние "1". Так как счетчик 18 имеет. прямой и инверсный выходы, кото-5 рые соединены с входами элементов

И 29 и 30 соответственно, состояние этих выходов в данном случае не изменится (оно изменится тогда, когда счетчик 18 будет находиться. в состо- 10 янин г ). Состояние "1" разряда 31 передастся через элемент И 30 и элеМент,ИЛИ, 2 на вход регистра 31. Будет,,подготовлена цепь. вторичного срабатывания разряда 31„ регистра. Разряд )5

31, а перейдет в состояние "1", в блок

25 будет введена команда." ". Разряд

31,,q..перейдет в состояние "1", в блок

25 будет введена команда "F" Разряд

31, перейдет в состояние "1", в блок20 .25 будет введена КОманда "П+". Одновременно "1" перейдет через элементИ 30 и элемент ИЛИ 2 на вход регистра 31. Этим будет вновь подготовлена цепь для срабатывания разряда 31 „ регистра. На этом заканчивается 1-й цикл вычисления, в результате которого блоком 25 вычислений подсчитано значение о(оно переведено в память б ока 25 д я испьзования в дальнел-30 ших вычислениях.

Следующим импульсом с втсрого выхода генератора 13 будет переведен в "1" разряд 31, Начнется второй цикл вычисления, который отличается от первого состоянием счетчиков 18 и 19. Счетчик 19 импульсом с выхода разряда 31 будет переведен в состо1 яние "2", этим будет подготовлена возможность переноса информации (чисia 42) со счетчика 102 (вместо 10 40

: ю первом цикле) . Изменением состояния счетчика 19, кроме того, будет подготовлено новое значение логарифма в блоке 22 памяти. Счетчик 18 также перейдет в состояние "2", но вы- 45 ход его останется без изменения.

В остальном устройство во втором цик ле будет работать так же, как в пер- . вом. В результате вычисления будет вычислено значение

6q (al jd )

% "2 оно будет введено в память блока 25, гце оно суммируется с at.„, т.е. в памяти блока 25 будет храниться о(. + с аналогично в циклах 3, ..., Г -ом

5УдУТ BbPKBGJI9Hbl 063 Ó ° е ° ° Ny H введе . ны в память 33 суммированием

1 я 3 г

"в . -.ом цикле счетчик,18 перейдет в состояние 1., на его прямом выходе появится "1", а на инверсном "0".

B,påçóëüòàTe при переходе в "1" разряда 31, подготавливается цепь для работы разряда .32, (а не 311, как . это бьшо в 1,.2, 3, ..., i- -1 циклах), г -й цикл заканчивается.

В последнем цикле вслед за сраба тыванием разряда 31> срабатывает разряд 32,, в блок Ь5 вычислений вводится команда ":Р ". Далее переходит в "1 разряд 322, в блок 25 взодится команда "ИП". Далее в "1" пере ходит разряд,32-, в блок 25 .вводит-. ся комавда "-,". Далее в "1" переходит. разряд 324, в блох 25 вводится число, . равное г . Далее .в ."1" переходит разряд 32>, в блок 25 вциислителей, вво.дится команда "=". Одновременно.загорается индикатор 28 конца: вычислений.

Последний цикл вычисления закончен.

В нем осуществлен итоговое вычисле» ние = — (gC +a(+ аС +.. Ы,).

Результат вычисления проявляется в нацировом табло блока 26 индикации.

Технико-экономическая эффективность предлагаемого устройства заключается в повышении точности измерения показателя группирования ошибок.

Составитель В. Слепаков

Редактор О. Сопко Техред.Ж.Кастелевич " Корректор А, Ференц юе е ююююю ю» е ъ

Ю

Заказ 3399/51 Тираж 677 Подписное

ВНИИПИ Государственно о комитета СССР . по делам изобретений и открытий

113035, Москва, ж-35, Раушская иаб., д. 4/5

Ю ЮЮ йЬ

ЮЮЮ Ю ЮЮЮ Ю °

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4