Способ получения комбинационных логических схем с безопасным отказом

Способ получения комбинационных логических схем с безопасным отказом

Иллюстрации

Показать все

Реферат

 

СПОСОБ ПОЛУЧЕНИЯ КОМБИНАЦИОННЫХ ЛОГИЧЕСКИХ СХЕМ С БЕЗОПАСНЫМ ОТКАЗСЖ, заключающийся в формировании логической 1 и логического О на входах комбинационной логической схемы в виде последовательностей сигналов, один из которых определяет значение аргумента, а остальные контролируют исправность логической схемы , а также в с наружении отклонений выходных сигналов от нормы и прерываний работы, отличающийся тем, что, с целью сокращения объема необход оборудования и повышения надежности, требуемый набор комбинационных логических схем выполняют в одном канале, приводят к единому значению 1 или О выходные сигналы комбинационных логических схем в определяющем интервале, формируют от независимых источников последовательности сигналов, эквивалентные приведенным сигналам комбинационных логических схем, и контролируют наличие отклонений приведенных выходных последовательностей логических схем от сформированных последовательностей .

„„SU„„1018253 А

COOS СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСГ1УБЛИН

3(50 Н 0 К 1 /22 (ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ъ"4.:: Р?p

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВ,К

2. Авторское свидетельство СССР по заявке М 2903288/18-21, кл. Н 03 К 19/22, 1980 (прототип). (54)(57) СПОСОБ ПОЛУЧЕНИЯ КОИБИНА"

ЦИОННЙХ ЛОГИЧЕСКИХ СХЕМ С БЕЗОПАСНЦИ

ОТКАЗОИ, заключающийся в формировании логической н1" и логического "О" на входах комбинационной логической схемы в виде последовательностей (21) 3387902/18-21 (22) 28. 01.82 (46) 15.05.83. Бюл. У 18 (72) l0.Н. Добряков (» ) Конструкторское. бюро Главного управления сигнализации и связи (53) 621.374.4(088,8) (56} 1. Дж. Лохман. Электронная лож- ка с безопасным отказом в системах железнодорожной сигнализации. Пере" вод 72/77. "Proceedings of ка1tway".

И., 1974, с. 133-146. сигналов, один из которых определяет значение аргумента, а остальные контролируют исправность логической схемы, а такж в обнаружении отклонений выходных сигналов от нормы и преры" ванин работы, отличающийся тем, что, с целью сокращения объема необходимого оборудования и повыше" ния надежности, требуемый набор комбинационных логических схем выполняют в одном канале, приводят к единому значению и1" или "О" выходные сигналы комбинационных логических схем в определяющем интервале, формируют от независимых источников последовательности сигналов, эквивалентные приведенным сигналам комбинационных логических схем, и контролируют наличие отклонений приведенных выходных последовательностей логических схем от сформированных последовательнос- тей.

101

Изобретение относится к электронике и может быть использовано на железнодорожном транспорте, где необнаруженный сбой в работе логических схем может привести к непоправимым последствиям.

Известен способ получения логических схем с безопасным отказом, заключающийся в том, что каждую логическую функцию выполняют элементами одновременно двух каналов перестраиваемой логики, перестройку которой с положительной на отрицательную и обратно выполняют с помощью специальных опорных последовательностей сигналов. Сигналы на выходах . соответствующих элементов каналов контролируют на соответствие и формируют опорные и логические последовательности, которые в случае обнару" жения несоответствия в работе логических схем каналов прерывают Pl).

Недостаток известного способа заключается в том, что если входные последовательности логического эле" мента, выполненного на основе мажоритарного элемента, совпадают с опорной последовательностью, то возможные обрывы внутри мажоритарного элемента не всегда обнаруживаются схемой контроля, что может привести к опасной ситуации.

Известен способ получения комбинационных логических схем с безопасным отказом, заключающийся s формировании логической,н1" и логического "0" на входах комбинационной логической схемой в виде последовательностей сигналов, один иэ которых ойределяет значение аргумента, а остальные конт ролируют исправность логической схемы, -а также в обнаружении отклонений выходных сигналов, воздаваемых схемами различных каналов, от нормы и прерывами динамики работы, а результат выполнения логических операций определяют по значению выходного сигнала в определяющем временном интервале 1 2 1.

Недостатками известного способа являются сравнительно большой объем оборудования, необходимый для реализации двух каналов обработки информации, и связанная с этим низкая надеж" ность реализуемых схем.

Целью изобретения является сокра щение объема необходимого оборудова.ния и повышение надежности схем.

8253

Цель достигается тем, что согласно способа, заключающемуся в формировании логической "1" и логического

"0" на входах комбинационной логической схемы в виде последовательностей сигналов, один иэ которых определяет значение аргумента, а остальные контролируют исправность логической схемы, а также в обнаружении от" клонений выходных сигналов от нормы

10 и прерывании работы, требуемый набор комбинационных логических схем выполняют в одном канале, приводят к единому значению "1" или "0" выходные сигналы комбинационных логических схем в определяющем интервале, формируют от независимых источников последовательностии сигналов, эквивалентные приведенным сигналам комбинационных логических схем, и контролируют

20 наличие отклонений приведенных выходных последовательностей комбинационных логических схем от сформированных последовательностей.

На фиг. I приведена реализация двух комбинационных логических схем, одна из которых соютветствует функции

y - xagxalgx» a дичгаи - Фьихиии

Ч х (х .х чМ4)чхи -х., х, (х чх ); на фиг. 2 пр ведены временнике дйа30 граМмы работы устройства.

На фиг..! приняты следующие обозначения: блоки 1 и 2 формирования входных последовательностей, выходы 1=.1, 1=2, 1=3, 1=4 и 1=5 блока 1 формирова35 ния входных последовательностей, вы ходы 2=1 - 2 5 блока 2 формирования входных последовательностей, элементы 3 и 4 НЕ; 5 и 6 И; 7 ИЛИ; 8 и 9 НЕ;

10 и 11 И; 12 ИЛИ; элемент 13 И; we40 мент 14 ИСКЛ64АЮЩЕЕ ИЛИ, элементы 15, 16 и 17 НЕ; элементы 18, 19 и 20 И; элементы 21 и 22, 23 ИЛИ;.элемент .24

И, элемент 25 сравнения, блок 26 контроля, 45 Выходы 1= 1, 1=2 блока формирования входных последовательностей соединены соответственно со входами элементов 3 и 4 НЕ, выходы которых со" единены соответственно с первыми вхо."

50 дами элементов 5 и 6 И, вторые входы которых соединены соответственно с" выходами 1 2 и 1=1 блока 1; выходы элементов 5 и 6 И соединены со входами аемента 7 ИЛИ, выход которого соединен через элемент 8 НЕ с первым входом элемента 10 И и соединен с первым входом элемента 11 И, второй вход которого соединен с выходом элемента 9 НЕ, вход которого соединен

3 -l-01825 с выходом 1=3 блока 1 и со вторым входом элемента 10 И, выход которого соединен с первым входом элемента 12

ИЛИ, второй вход и выход которого соединены соответственно с выходом элемента ll И и с первым входом weмента 13 И, второй вход и выход которого соединен соответственно с выходом 1=4 блока и с первым входом элемента 14 ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход и выход которого соединены соответственно с выходом 1=5 блока 1 и с первым входом элемента 25 сравнения, второй вход которого соединен с выходом элемента 24 И, входы кото- 1 рого соединены соответственно с выходом 2з5 блока ? и с выходом элемента 23 ИЛИ, входы которого соединены соответственно элементов 19 и 20 И, входы последнего из которых соединены соответственно с выходом элемента 22 ИЛИ и с выходом элемента 17 НЕ, вход которого соединен с первым входом элемента 19 И и с выходом элемента 21 ИЛИ, входы которого.соединены соответственно с выходом

2al блока 2 и с. выходом элемента

18 И, входы которого соединены соответственно с выходами 2 3, 2Ы, блока 2, выходы 2з2 и 2=4 блока 2 соединены соответственно через элементы 15 и 16 НЕ со входами элемента 22 ИЛИ, выход 2з2 блока 2 соединен со вторым входом элемента 19 И, выход элемента 25 сравнения соединен со входом блока 26 контроля, вы- ЗЗ ход которого соединен с третьим входом элемента 25 сравнения и соединен со входами блоков 1 и 2.

На выходах 1=1, 1в5 блока 1 сигналы обозначены соответственно как 4а

Х1, Х, Х, Х и Х . На выходах 2!

2е5 блока 2 сигналы обозначены соответственно как Х>, Х, Х, Хт, Х<.

Элементы 3 и 4 - 1О, 11 и 12 реализуют функцию У1 ° Элементы 15-23 реализу-4з ют Функцию У °

На фиг. 2 позициями ?7, 28 и 29 . показаны последовательности, формируемые блоком 1 на входах l=l - 3=3. Позициями 30, 31, 32 и 33 показаны последовательности, формируемые блоком 22 на выходах 2=! - 2=Позицией 34 показана последовательность, получаемая на выходе элемента 12 ИЛИ при нормальной работе комбинационной логической схемы (КЛС), реализующей Функцию У . Позицией 35 показана последовательность, полу3 4 чаемая-на выходе элемента 23 ИЛИ при нормальной работе КЛС, реализующей

Функцию Óó. Позицией 36 и 37 показа" ны последовательности, Формируемые на выходах 4, 2=5 блоков 1 и 2 соответственно и на выходе 1=5 блока l.

Позицией 38 показана последовательность, получаемая на выходе эле- мента ?4 И. Позицией 39 показана последовательность, получаемая на выхо- . де элемента 13 И.

Последовательности сигналов, снимаемые с выходов .КЛС, реализующих

Функции У, Yg, являются независимыми по неисправностям, т.е. неисправность любого элемента, формирующего одну последовательность, не может привести к появлению отклонений в значениях сигналов другой последовательности..Это свойство выходных последоватльностей КЛС, реализующих функции У и Уд получают благодаря тому, что входные последовательности для них Формируют отдельными блоками 1 и 2 и исключают все..возможные связи между схемами.

8 соответствии с аргументами выполняемых функций У и У блоки 1 и

2 вырабатывают последовательности 27, 28, 29, 30, 31, 32 и 33. Значения сигналов в определяющих интервалах этих последовательностей соответствуют значению аргументов. Сигналы в остальных семи временных интервалах составляют диагностический тест схе-. мы (фиг. 2}.

В результате на выходах КЛС, реали" зующих функции.У и У2, в определяющем интервале получают значения сигна7 лов, соответствуиицие значениям выполняемых функций. Особенностью выходных сигналов в контрольных временных интервалах является то, что при отсутствии сбоев в составе схемы их значения соответствуют значениям, изображенным на диаграммах 34 и 35. Любое же одиночное нарушение в составе схемы приводит к появлению отклонений значений выходных сигналов, хотя бы в одном из контрольных интервлов ло в одном из контрольных интервалов по отношению к сигналам нормально раба" тающей схемы. Для выполнения этого требования при формировании последовательностей 27, 28, 29, 30, 31, 32 и

33 можно воспользоваться алгоритмом для отыскания минимального теста схемы. Из диаграмм 34 и 35 видно, что значения функций У1 и У не всегда совпадают как в определяющем, так и

5 1О182; в контрольных временных интервалах.

С помощью элементов 13 и 24 И обеспечивают приведение сигналов в определяющих интервалах к нулевому значению. На выходах элементов 13 и 24 И получаются сигналы, представленные на диаграммах 36 и 39, отличающиеся друг от друга в контрольных временных интервалах. Элемент 14 преобразует сигналы последовательности 39 в о сигналы, эквивалентные последовательности 38. Для этого на второй вход элемента 14 от блока 1 приходят сигналы, представленные на диаграмме 37.

Идентичность значений сигналов .на выходах элементов 14 и 24 контролируют с помощью элемента 25 сравнения и элемента 26 контроля. При идентичности этих сигналов элемент 25 сравнения беспрепятственно пропуска3 4 ет входные сигналы блока 26 на его вход. Под влиянием сигналов, получаемых на выходе блока 26, в блоках 1и 2 вырабатываются последовательности 27, 28, 29, 30, 31, 32, 33, 34 и 35. Работа устройства прекращается и может быть восстановлена только после устранения неисправности и последующего запуска в работу блока 26 контроля.

При нормальной работе устройства результат выполнения логических операций определяют по значению выходных сигналов элементов ИЛИ 12 и 23 в определяющих интервалах.

Применение предлагаемого способа получения схем с безопасным отказом позволяет сократить объем оборудования, необходимого для его реализации и повысить надежность работы.

1018253

Составитель Ранов

Редактор Л. Повхан Техреду И.Гергель Корректор А. Ильин

Заказ 3561/54 Тираж 936 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий .

113035 Москва K-.ß Раушская наб. д» 4Д

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 1