Устройство задержки импульсов

Устройство задержки импульсов

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ЗАДЕРЖКИ ИМПУЛЬСОВ , содержащее девять элементов И, генератор импульсов, выход которого соединен с первым входом первого элемента И, реверсивный счетчик, формирователь импульсов, вход которого является входом устройства, первый триггер, счетный триггер, два элемента ИЛИ, вход первого цз них соединен с выходом формирователя импульсов, регистр, отличающееся тем, что, с целью расширения функциональных возможностей и сокращения объема оборудования , в него введены второй формирователь импульсов, блок памяти, четыре счетчика, три триггера, элемент НЕ, причем вход ntepBoro формирователя импульсов соединен с входом элемента НЕ, первым входом первого триггера, первьм вхддом четвертого триггера, выход элемента НЕ соединен с входом второго формирователя импульсов, выход которого соединен с вторым входом первого элемента ИЛИ, выход первого элемента ИЛИ соединен с вторым входом первого элемента И первым входом второго счетчика и первым входом третьего счетчика, первый выход первого триггера соединен с первым входом второго элемента И и четвертым входом первого элемента И, второй выход первого триггера соединен с третьим входом четвертого триггера, второй вход второго элемента И соединен с первым выходом третьего триггера , вторым ВХОДОМтретьего элемента И, первьм входом шестого элемента И, первым входом четвертого элемента И и третьим входом первого элемента И, выход генератора импульсов соединен с входом третьего триггера и первым входом седьмого элемента И, выход второго элемен та И соединен с вторым входом второго счетчика, выход первого элемента И соединен с первым входом блока . памяти, второй вход блока памяти соединен с выходом четвертого элемента И, второй вход которого соединен с выходом третьего Сч этчика, третий вход блока памяти соединен с выходом второго счетчика, четвертый вход блока памяти соединен с выходом восьмого элемента И, первый вход -которого соединен с выходом пятого счетчика, второй вход - с вторьм выходом третьего триггера и вторьм входом седьмого элемента И,пятый вход блока пг1мяти соединен с выходом седьмого элемента И, третий вход которэго соединен с выходом второго элемента ИЛИ, входом счетного триггера и вторым входом реверсивного счетчика , выход блока памяти соединен с первым входом реверсивного счетчика, выход которого соединен с входом девятого . элемента И, выход девятого элемента И соединен с первым входом пятого счетчика и вторым входом вто рого элемента ИЛИ, выход четвертого триггера соединен с первым входом третьего элемента И, выход которого соединен с первьои входом четвертого счетчика, второй вход которого соединен с выходом регистра, а выход с входом пятого элемента И,, выход пятого элемента И соединен свторьм входом четвертого триггера, третьим

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

3(51) Н 03 К 5/13

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHGMY СВИДЕ ГЕПЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3374989/18-21 (22) 29.12.81 (46) 23.05.83. Бюл. Ф 19 (72) А,.С.Кобайло, С.Ф.Костюк, A И.Кузьмич и A.Г.Якубенко (71) Минский радиотехнический институт (53) 621.374.38(088.8) (.56) 1. Авторское свидетельство СССР

М 744946, кл. Н 03 К 5/13, 13.12.76.

2. Авторское свидетельство СССР

9 756619, кл. Н 03 К 5/13, 15.03.78 (прототип) . (54 ) (57 ) УСТРОЙСТВО ЗАДЕРЖКИ ИМПУЛЬСОВ, содержащее девять элементов И, генератор импульсов, выход которого соединен с первым входом первого элемента И, ренерсинный счетчик, формирователь импульсов, вход которого является нходом устройства, первый триггер, счетный триггер, два элемента ИЛИ, вход первого из них соединен с выходом формирователя импульсов, регистр, о т л и ч а ю— щ е е с я тем, что, с целью ðàñширения функциональных возможностей и сокращения объема оборудования, н него введены второй формирователь ймпульсов, блок памяти, четыре счетчика, три триггера, элемент НЕ, причем вход первого формирователя импульсов соединен с входом элемента НЕ, первым входом первого триггера, первым входом четвертого триггера, выход элемента НЕ соединен с входом нторого формирователя импульсов, ныход которого соединен с вторым входом первого элемента ИЛИ, выход первого элемента ИЛИ соединен с вторым входом первого элемента И, первым входом второго счетчика и первым входом третьего счетчика, первый выход первого триггера соединен с первым входом второго элемента И и четнертьм входом первого элемента И, второй

„„SU„„1019611 A выход первого триггера соединен с третьим входом четвертого триггера, второй вход второго элемента И соединен с первым выходом третьего триггера, вторьм входом третьего элемента И, первым входом шестого элемента И, первым входом четвертого элемента И и третьим входом первоГо элемента И, выход генератора импульсов соединен с входом третьего триггера и первым входом седьмого элемента И, выход второго элемен-. та И соединен с вторым входом второго счетчика, выход первого элемента И соединен с первым входом блока памяти, .второй вход блока памяти соединен с выходом четвертого элемента

И, второй вход которого соединен с выходом третьего счетчика, третий вход блока памяти соединен с выходом второго счетчика, четвертый вход блока памяти соединен с выходом восьмого элемента И, первый вход .которого соединен с выходом пятого Ф, счетчика, второй вход — с вторым выходом третьего триггера и вторым входом седьмого элемента И,пятый вход блока памяти соединен с выходом седь-. мого элемента И, третий вход которого соединен с выходом второго элемента ИЛИ, входом счетного триггера и вторьм входом реверсивного счетчи« ка, выход блока памяти соединен с первыч входом реверсивного счетчика, выход которого соединен с входом девятого элемента И, выход девятого .элемента И соединен с первым входом пятого счетчика и вторым входом второго элемента ИЛИ, выход четвертого триггера соединен с перника входом третьего элемента И, выход которого соединен с первым входом четвертого счетчика, второй вход которого соединен с выходом регистра, а выход- I с входом пятого элемента И,,выход пятого элемента И соединен с- вторыа входом четвертого триггера, третьим

1Ñ19611 входом четвертого счетчика, первым входом пятого триггера и первым входом второго элемента ИЛИ, выход пятого триггера соединен с вторым

Входом шестого элемента И, выход ко торого соединен с третьим входом реверсивного счетчика, вход задания

Изобретение относится к вычислительной технике и предназначено для получения регулируемой задержки . пачки импульсов при сохранении дли.тельности импульсов и интервалов между ними.

Известно цифровое устройство задержки импульсов, содержащее регистр памяти, генератор импульсов эталонной частоты, триггеры, элемент задержки, элементы И, элементы ИЛИ, клеммы подачи сигналов кода длительности импульсов, клеммы подачи сигналов кода задержки импульсов, клемму подачи входных сигналов, выходную клемму (1 j.

Недостатками известного устройства являются отсутствие возможности .. воспроизведения длительности входных импульсов на выходе устройства и ограниченный диапазон регулирования 20 задержки, не превышающий период следования входных импульсов.

Наиболее близким по технической сущности к изобретению является уст-. ройство задержки импульсов, имеющую 25 разную длительность, позволяющее задерживать пачку импульсов, имеющих разную длительность и следующих с переменным периодом, содержащее генератор импульсов, реверсивный счетчик, триггер знака, суммирующий триггер, элемент задержки переднего фрон-. та импульса, формирователь импульсов,. элемент И, элементы И перезаписи, выходные элементы И, элементы И опроса,,элементы И контроля нуля, установочные элементы И и элементы

ИЛИ, группы входных элементов И, дифференцирующие цепи, дополнительные элементы задержки, три элемента ИЛИ, регистры управления сложением и вычитанием (2 g.

Недостатками известного устройства являются ограниченность коли чества импульсов в пачке входной серии, так как длительности импульсов 45 и пауз запоминаются в счетчике, разрядность которого конечна; нерегулируемость длительности задержки, задаваемой с помощью линии задержки; отсутствие возможности получе- 50 ния задержки меньшей суммарной началь ных ус лов ий с цеди не н с в торыми входами первого и гятого триггеров, с третьим входом второго. счетчика, с четвертым входом четвертого счетчика и .с вторыми входами третьегс и пятого счетчиков, а выход счетного триггера является выходом устройства. длительности импульсов и пауз между ними в пачке выходных импульсов, а также значительный объем оборудования для обеспечения задержки пачки импульсов, содержащей большое количество импульсов или растянутой во времени.

Цель изобретения — расширение функциональных возможностей устройства за счет формирования peryrèруемой в широком диапазоне задержки послецовательности любого количества импульсов со случайными, в общем случае, длительностями и паузами с вопроизведением этих длительностей и пауз на выходе устройства и сокращение объема оборудования.

Цель достигается тем, что в уст@ ройство, содержащее девять элементов И, генератор импульсов, выход которого соединен с первым входом первого..элемента И, реверсивный счетчик, формирователь импульсов, вход которого является входом устройства, первый триггер, счетный триггер, два элемента ИЛИ, вход первого из них соединен с выходом формирователя импульсов, регистр, введены второй формирователь импульсов, блок памяти, четыре счетчика, три триггера, элемент НЕ, причем вход первого формирователя импульсов соединен с входом элемента НЕ, первым входом первого триггера, первым входом четвертого триггера, выход элемента

НЕ соединен с входом второго формирователя импульсов, выход которого соединен c,вторым входоМ первого элемента ИЛИ, выход первого элемента ИЛИ соединен с вторым входом первого элемента И, первым входом второго счетчика и первым входом третьего счетчика, первый выход первого триггера соединен с первым входом второго элемента И и четвертым входом первого элемента И, второй выход первого триггера соединен с третьим входом .четвертого триггера, второй вход второго элемента И соединен с первым выходом третьего триггера, вторым входом третьего элемента И, первым входом шестого эле1019611

25 мента И, первым входом четвертого элемента И и третьим входом первого злемента И, выход генератора импульсов соединен с входом третьего триггера и первым входом седьмого элемента.И, выход второго элемента И > 5 соединен с вторым входом второго счетчика, выход первого элемента И соединен с первым входом блока памяти, второй вход блока памяти соединен с выходом .четвертого элемента И, l0 второй вход которого соединен с выходом третьего счетчика, третий вход блока памяти соединен с выходом второго счетчика, четвертый вход блока памяти соединен с вы- 15 ходом восьмого элемента И, первый вход которого соединен с выходом пятого счетчика, второй вход — с вторым выходом третьего триггера и вторым входом седьмого элемента И пятый

I 20 вход блока памяти соединен с выходом седьмого элемента И, третий . вход которого соединен с выходом второго элемента ИЛИ, входом счетного триггера и вторым, входом реверсивного счетчика, выход блока памяти соединен с первым входом реверсивного счетчика, выход которого соединен с входом девятого элемента

-И, выход девятого элемента И соединен с первым входом йятого счетчика и вторым входом второго элемента ИЛИ, выход четвертого триггера соединен с первым входом третьего элемента И, выход которого соединен с первым входом четвертого счетчика, второй вход Ç5 которого соединен с выходом регистра, а выход — с входом пятого элемента Й, выход пятого элемента И соединен с вторьы входом четвертого триггера, третьюа Входом четвертого счетчика, 40 первым входом пятого триггера и первым входом второго элемента ИЛИ, вы-. ход пятого триггера соединен с вторым входом шестого элемента И, выход ко- торого соединен с третьим входом реверсивного счетчика, вход задания

45 начальных условий соединен с вторыми входами первого и пятого триг.геров, с третьим входом второго счетчика, с четвертым входом четвертого счетчика и с вторыми входами третьего и пятого счетчиков, а выход счетного триггера является выходом устройства.

На чертеже представлена структурная .схема предлагаемого устройс ва. 55

Устройство содержит генератор 1 импульсов, первый элемент И 2, реверсивный счетчик 3, первый формирователь 4 импульсов, первый триггер. 5, счетный триггер б, первый 60 элемент ИЛИ 7, второй элемент И 8, третий элемент И 9, четвертый элемент И 10, пятый элемент И 11, шестой элемент И 12, седьмой элемент

И 13, восьмой элемент И 14, девятый g5 элемент И 15, второй элемент ИЛИ 16, регистр 17, второй формирователь 18 импульсов, блок 19 памяти, второй счетчик 20, третий счетчик 21, третий триггер 22, четвертый счетчик 23, пятый счетчик 24, четвертый триггер 25, пятый триггер 26, элемент

HE 27, причем вход первого формирователя 4 импульсов является входом устройства и соединен с входом элемента НЕ 27, первым входом первого триггера 5 и первым входом четверто.го триггера .25, выход первого формирователя 4 импульсов соединен с первым входом первого элемента ИЛИ 7, выход генератора 1 импульсов соединен с входом третьего триггера 22, первым входом первого элемента И. 2 и первым входом седьмого элемента

И 13, выход элемента НЕ 27 соединен с входом второго формирователя 18 импульсов, выход которого соединен с вторым входом первого элемента

ИЛИ 7, выход первого элемента ИЛИ 7 соединен с вторым входом первого элемента И 2, первым входом второго счетчика 20 и первым входом третьего счетчика 21, выход первого триггера 5 соединен с четвертым входом первого элемента И 2 и первым входом второго элемента И 8., второй вход которого соединен с первым вы ходом третьего триггера 22, вторым входом третьего элемента И 9, первым входом шестого элемента И 12, первым входом четвертого элемента И 10 и третьим входом первого элемента И 2, выход второго элемента И 8 соединен с вторым входом второго счетчика 20, выход первого элемента И 2 соединен с первым входом блока 19 памяти, второй вход блока 19 памяти соединен с выходом четвертого элемента И 10, второй вход которого соединен с вы-. ходом третьего счетчика 21, третий вход блока 19 памяти соедине.н с вы» ходом второго счетчика 20, второй вход которого соединен с выходом второго элемента И 8 четвертый вход блока 19 памяти соединен с выходом восьмого элемента И 14, первый вход. которого соединен с выходом пятого счетчика 24, второй вход — с вторым выходом третьего триггера 22 и вторым входом седьмого элемента И 13, пятый вход блока 19 памяти соединен с выходом седьмого элемента И 13, третий вход которого соединен с вы- . ходом второго элемента ИЛИ 16, входом счетного триггера 6 и вторым входом реверсивного счетчика З,.выход блока 19 памяти соединен с первым -входом реверсивного счетчика 3, третий вход реверсивного счетчика 3 соединен с выходом шестого элемента

И 12, а выход - с входом девятого элемента И 15, выход девятого злеI мента И 15 соединен с первым входом

1019611 пятого счетчика 24 и вторым входом второго элемента ИЛИ 16, третйй вход четвертого триггера 25 соединен с вторым выходом первого триггера 5, выход четвертого триггера 25 соединен с первым входом третьего элемента И 9, выход которого соединен с первым входом четвертого счетчика 23, второй вход четвертого счетчика 23 соединен с выходом регистра 17, выход — с входом пятого эле- lO мента И 11, выход которого соединен с вторым входом четвертого триггера

25, первым входом пятого триггера 26, третьим входом четвертого счетчика 23 и первым входом второго элемен-15 та ИЛИ 16, выход пятого триггера 26 соединен с вторым входом шестого элемента И 12, вход задания начальных условий соединен с вторым входом первого 5 и пятого 26 триггеров, 2g вторым входом третьего счетчика 21, четнертым входом четвертого счетчика 23 и вторым входом пятого счетчика 24, а выход счетного триггера 6 является выходом устройства. 25

Генератор 1 импульсов генерирует последовательность прямоугольных импульсов, формирователь 4 импульсов по переднему фронту поступающего на него импульса вырабатывает на своем выходе короткий прямоугольный импульс. Второй формирователь 18 импульсов не отличается от первого.

Остальные блоки устройства являются типовыми элементами ЭВМ. Первый 5 и пятый 2t триггеры RS-типа, 35 их первые входы -"Установка a 1, вторые — Сброс в 0, выходы прямые, второй выход перного триггера 5 инверсный. Вход счетного триггера 6 счетный вход, выход прямой. Третий 40 триггер 22, также счетный, осуществляет деление последовательности импульсов, генерируемых генератором 1 импульсов на два, задавая тактовую частоту работы устройства. Его вход 45 счетный, первый выход прямой, второй выход инверсный. Четвертый триггер 25 D-типа. Перный нход реверсивного счетчика 3 информационный, второй — Разрешение занесения кода, третий — вычитающий, выход инверсный информационный. Второй счетчик 20 суммирующий. его первый вход Установка нуля, второй вход суммирующий, выход информационный. Тре- 55 тий счетчик 21 — счетчик адреса записи. Его первый вход счетный, второй — Устанорка начального состояния, выход информационный.

Четвертый счетчик 23 - счетчик длительности задержки. его первый вход счетный, второй — информационный, третий — Установка нулевого состояния, четвертый — Разрешение записи, выход информационный, Пятый счетчик 24 — счетчик адреса 65 считывания. Первый его вход счетный, второй — Установка нулевого состояния, выход информационный.

Первый вход блока 19 памяти — Раз. решение записи, второй — адресный записи, третий — информационный, четнертый — адресный считывания, пятый - Разрешение считывания, выход информационный.

Тактовая частота устройства в дна раза меньше частоты генератора 1 импульсов. При этом на первом полутакте нечетным импульсом генератора 1 через первый элемент И 2 разрешается выработка сигнала разрешения записи в память, а через четвертый элемент И 10 происходит коммутация адреса записи. На втором полутакте четным импульсом генератора 1 через седьмой элемент

И 13 разрешается выработка сигнала разрешения считывания из памяти, а через восьмой элемент И 14 осуществляется коммутация адреса считывания, Этим обеспечивается возможность в случае необходимости производить запись и считывание из памяти в одном такте работы устройства.

Устройство работает следующим образом.

Перед началом работы на вход задания начальных условий подается .сигнал начальных условий. При этом в третьем счетчике 21 устанавливаются во всех разрядах единицы, триггеры первый 5 и пятый 26, а также пятый счетчик 24 устанавливаются в нулевое состояние, а н четвертый счетчик 23 заносится обратный код задержки.

По переднему фронту первого входного импульса на выходе формирователя 4 импульсов вырабатывается короткий импульс, проходящий через первый элемент ИЛИ 7 и устанавливающий нулевое состояние третьего счетчика 21 (формируя нулевой адрес записи). Через первый элемент И 2 этот импульс не проходит, так как первый триггер 5 до прихода входного .импульса находится в нулевом состоянии. Первый импульс входной последовательности устанавливает н единицу первый 5 и четвертый 25 триггеры, которые разрешают прохождение тактовых импульсов с выхода третьего триггера 22 соответственно через второй 8 и третий 9 элементы И.

Через второй элемент И 8 тактовые импульсы проходят на счетный вход второго счетчика 20, подсчитывающего количество поступивших на его нход импульсон. По окончании длительности входного импульса на выходе второго формирователя 18 импульсон формируется короткий импульс, который проходит через первый элемент И 2, поступает на первый вход

3 019611

Ф блока памяти, разреюая запись по ИЛИ 16 устанавливает также счетный нулевому адресу записи иэ второго .. триггер 6 в единичное состояние, счетчика кода Тд„, пропорционально- заносит считанный из памяти код в го длительности первого импульса реверсивный счетчик 3 и увеличивает. входной последовательности. Кроме .. состояния пятого счетчика 24 на единитого, импульс с выхода первого эле- 5 цу. Тактовые импульсы, поступаяаие мента ИЛИ 7 устанавливает нулевое на третий вход реверсивного счетчисостояние второго счетчика 20 и уве- ка 3 с выхода шестого элемента И 1.2, личивает состояние третьего счет- производят вычитание единиц из счетчика. 21 на единицу. Второй счет- чика 3 до тех пор, пока в счетчике чик 20 снова подсчитывает количест- И3 не установится нулевое состояние во поступающих на его вход так- (единицы на инверсном информационтовых ищтульсов,формируя код,пропор-.. ном выходе), по которому на выходе циональный длительности первой паузы. девятого элемента И 15, формируется

При поступлении на вход устройства сигнал, который, поступая через вто.второго -импульса первый формирователь Я рой элемент ИЛИ 16 на счетный вход

4 импульсов формирует короткий им- второго счетного триггера 6, сбрасыпульс, по которому происходит эа- вает его в ноль, производит.считы-, пись во вторую ячейку памяти иэ вто- ванне кода из блока 19 памяти по адрого счетчика 20 кода Тд„, .пропор- . ресу, установленному ранее в пятом

: ционального длительности первой . о: счетчике 24, заносит считанный из паузы, состояние третьего счетчика блока памяти код в реверсивный счет.21 устанавливается на единицу,вто- чик 3, а также увеличивает состояние . рой счетчик 20 сбрасывается н ноль. . пятого .счетчика 24 на единицу.

Далее второй счетчик 20 подсчитывает Далее процесс протекает аналодлительность второго. импульса вход- . 2 .гично описанному до нового обнуления ной последовательности. реверсивного счетчика Э, после чего

Лри достижении третьим счетчи- счетный триггер.6 опять устанавливаком 21 его максимального значения ется в единичное состояние.. Так как сформированный во втором счетчике 20 в реверсивный счетчик заносятся покод длительности N-Ой пауэы.эаписы- . следовательно коды Т „ и Т ... а выЗО

А1 вается в М-.ую ячейку блока 19 памяти. . читание производится с той же так--. (И=28-1), затем в третьем.счетчи- товой частотой, что н сложение во ке 21 устанавливается нулевое сос- втором счетчике 20, то второй (счет тояние по переднему фронту следую- - )алый) триггер 6 находится в состоящего 1Я+1-го входного импульса. Та- .-- нии единицы в течение времени, рав- ким образом, в результате. первого З5 ного Т „, и в состоянии нуля в те- цикла работы устройства в ячейках чение Т, и, таким образом. в репамяти с номерами 0,1,2,3,...N-1,М - зультате последовательного считывахранятся коды длительности входных — ния всех ячеек памяти на выходе импульсов и пауз между. ними Т„„, устройства формируется сдвинутая .Т,...Т, „, Т„, Т„),). Далее йро- 4О последовательность импульсов и пауз, цесс циклическй повторяется и в ячей- длительности .которых определяются ку памяти заносятся первые значения как Тп.1, Т„,,1, Т,, Т,,..., TAN длительностей импульсов и пауз.. Т ы Т,м„.,Т и . и т.д., так как проПри достижении четвертым счетчиком:- цесс считывания циклически повторяется.

23 его максимального значения (окон- .g5 .. Задержка последовательности им- . чаиия отработки заданной задержки) пульсов-может регулироваться в шина .выходе пятого элемента И 11 вы» роком диапазоне от длительности пер-рабатывается импульс, сбрасываюШий . вого импульса входной последовательчетвертый триггер 25 в ноль и уста- ности .до „= 2A .2 /F, где A— ..навливанщий единичное состояние пя- О количество ячеек блока памяти, Nтого триггера 26, который разрешает разрядность ячеек памяти, F - часто" прохождение тактовых импульсов че- - та генератора импульсов. рез шестой элемент И.-12 на вход -pe- - Введение новых. блоков и связей в версивного счетчика 3, этот же им- предлагаемом устройстве привело к пульс с выхода пятого элемента И 11 расширению. функциональных возможпроходит через второй элемент- ИЛИ 1 6,.+ ностей за счет: во-первых, возможоткрывает по третьему входу. седь- ности задерживать с воспроиэведемой элемент И 13, через который про.- . нием длительности импульсов и пауз ходит четный импульс c:òенератора 1 . последовательности импульсов со имйульсов, который поступает на вход случайньв4и длительностями и пауза блока 19 памяти. как сигнал разреше- бО ми; причем количество импульсов в иия считывания, в результате чего последовательности не ограничено;

:происходит считывание содержимого во-вторых, возможности регулирования нулевой ячейки памяти:(по адресу ус- задержки в широких пределах, а тактановленному в пятом счетчике 24) . же к сокращению объема оборудоваСигнал с выхода второго элемента А5 ния за счет использования блока памяти.

1019611

Составитель A. Титов

Техред Л.Пекарь

Редактор О.Бугир

Корректор А дзятко

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Заказ 3725/52 Тираж 936 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5