Устройство для моделирования адаптивных вычислительных систем

Устройство для моделирования адаптивных вычислительных систем

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ЬЮДЕЛЙРОВА«ЙЯ АДАПТИВНЫХВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ,: содержащее регистр сдвига, блок индикации , три счетчика, реверсивный счетчик, генератор произвольно расПЕхеделенгшх случайных чисел, четы рё элемента И, генератор случайного notOKa импульсЬВг блок поиска свобод Них TepNMHatnoB, включающий группу из п-триггеров, элемент ИЛИ, элемент И-НЕ;, iIepiвyю группу из,: 2п элементов И, вторую згруппу. из, 2п элементов И, ну левой В1ыход k-го триггера группы , - подключен к первому йходу Ч )-го элемента И гтервой группы, единичный выход k-го триггера группы соединен с пе |вымвх зд6м 2k-го элеMesHta И первой группы, вторые входы 21-го и С ii -1)-гр элемвнта И первой группы {.-2, п) объединены и подключены к выходу ( r-V)-ro элемента И второй группы, первый 1вход k-ro элемента И второй группы соединен с вькодом ( )-rp элемента И первой группы, нулевые выходы триггеров подключеад к входам элемента И-НЕ и элемента: ИЛИ соответственно, блок моделирования оч1ереди, включакидай элемент И, элемент ИЗ|Иг группу вычиташцих счетчиков и группу элемен- . тов И, йыхсды которых подключены соответственно к разрядным входам Вычитающих счетчиков группы, информационные входы которых соединены соот ветственно с выходами элемента И, выходы вычитшощих счетчиков группы подключены с ответственнр к входам элемента ИЛИ, блок управления, включанндий генератор импульсов, переключатель , элемент задержки, три элемента ИЛИJ, два триггера и пересчетйую схему, состоящую из счетчиков и элемента И, выход которого соединен с входом первого счетчика, выход генератора импульсов блока управления соединен через переключатель с первым входом элемента И -и входом второго счетчика пересчетной : схемы, выход которого подключен к первому входу первого элемента РШИ блока управления и нулевс |у входу первого триггера, нулевой выход которого соедияен с вторым входом элемента И пересчетной схекял, выход пер во го счетчика пересчетнрй схеш подключен к первому вкопу вторрго элемента :ИЛИ блока управления, единичному входу первого триггера, a через пе:реключатель к перовому входу-третьего элемента ИЛИ, второй вход которого соединен с вторим входом второго элемента ИЛИ,a через элемент задержки - с вторым входом первого элемента ИЛИ, выход которого подключен к нулевому входу второго триггера, единичный вход которого соединен с выходом BTOJXDго элеме|1Тa ИЛИ, выход генератора случайногр потока импульсов срединен с входом первого счетчика и с первым входом первого элемента И, второй ВхОД которого coej QiHeH с выходом элемента Й-НЕ блока поиска свободных терминалов, выход первого элемента И подключен к первым входам первого и второго элементов И первой группы блока поиска свободных терминалов и к первому входу второго элемента И, выход которого подключен к Bxoft генератора произвольно распределенных случайных чисел, к входу второго счетчика и к суммирующему входу реверсивного счетчика, вычитающий вход которого

09) (11) СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

3151) G 06 F 15/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ- И. О ГНРЬП ИЙ (21) 3367446/18-24 (22). 22.12.81 (46) 30 05 83. баюл. Р 20 (72). В.С. Любинский и A.B.Ãîðíîñòàé (5.3) 68 1. 3(088. 8) (56) 1. Авторское свидетельство СССР

Ю 4 82750, кл. G 06 F 15/20, 1972.

2. Авторское свидетельство СССР по заявке.й 2905351/24, кл. G 06 F 15/20, 1980 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ИОДЕЛИРОВАИИЯ АДАПТИВНЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ, содержащее регистр сдвига, блок индикации, три счетчика, реверсивный счетчйк, генератор произвольно распределенных случайных . чисел, четы ре элемента И, генератор случайного потока импульсов, блок поиска свободных терминалов, включающий группу из п-трйггеров, элемент ИЛИ. элемент

И-НЕ, первую группу из 2п элементов И, вторую группу из 2п элементов И, ну левой выход k-ãî триггера группы (k 1,:n) подключен .к первому входу (2k-1)-го элемента И первой группы, единичный выход k-ro триггера группы соединен с .первым входом 2k-го элемента И .первой группы, вторые входы

21-го и (21-1)-го элемента И первой группы. (1= 2, и) объединены и подключейы. к выходу (1-1)-го элемента И второй группы, первый вход k-ro.элемента И второй груцпы соединен с выходом (2k""1)-го элемента И первой группы,- нулевые выходы триггеров подклЮчены к входам элемента И-НЕ и элемента ИЛИ соответственно, блок моделирования очереди, включающий элемент И, элемент ИЛИ, группу вычитающих счетчиков и .группу элементов И, выходы которых подключены соответственно к разрядным входам вычи-. тающих счетчиков группы, информационные входы которых соединены соответственио с выходами элемента И, выходы вычитающих счетчиков группы подключены сОответственно к входам элемента ИЛИ, блок управления, включающий генератор импульсов, переключатель, элемент задержки, три элемента ИЛИ, два триггера и пересчетную схему, состоящую из дв.ух счетчиков и элемента И, выход которого соединен с входом первого счетчика, выход генератора импульсов блока управления соединен через переключатель с первым входом элемента И .и входом второго счетчика пересчетной схемы, выход которого подключен к первому входу первого элемента ИЛИ блока управления.и нулевому входу первого триггера, нулевой выход которого соединен с вторым входом .эле- Я мента И пересчетной схемы, выход первого счетчика пересчетной схемы подключен к первому входу второго элемента ИЛИ блока управления, единичному входу первого триггера, а через переключатель к первому входу третьего элемента ИЛИ, второй вход которого соединен с вторым входом второго элемента ИЛИ, а через здемент задержки — с вторым входом первого элемента ИЛИ, выход которого подключен к нулевому входу второго триггера, единичный вход которого соединен с выходом второго, элемента

ИЛИ, выход генератора случайного потока импульсов соединен -c входом первого счетчика и с первым входом первого элемента И, второй вход которого соединен с выходом элемента И-НЕ блока поиска свободных терминалов, выход первого элемента И подключен к первым входам первого и второго элементов H первой. группы блока поиска свободных терминалов и к первому входу второго элемента И, выход которого подключен к входу генератора произвольно распределенных случайных чисел, к входу второго счетчика и к суммирующему входу реверсивного счетчика, вычитающий вход которого

1020830 соединен с входом третьего счетчика, разрядные выходы реверсивного счетчика соединены с входами блока индикации и.с входами управляемого генератора импульсов соответственно, первые входы третьего и четвертого элементов И подключены .к выходу элемента ИЛИ блока поиска свободных терминалов, выход 2k-го элемента И первой группы которого соединен с нулевым входом k-ro триггера группы блока поиска свободных терминалов и с управляющим входом k-го.элемента И группы блока моделирования очереди, выходы вычитающих счетчиков которого подключены соответственно к единичным вхо.дам триггеров группы блока поиска свободных терминалов, единичные нулевые выходы триггеров группы кото- рого соединены соответственно с информационными входами регистра сдвига, управляющий вход которого подключен к выходу третьего элемента И, а группа разрядных выходов регистра сдвига соединена соответственно с входами элемента И блока моделирования очереди, управляющий вход элемента И которого соединен с выходом четвертого элемента И, группа Выходов гене ратора произвольно распределенных случайных чисел подключена соответственно к входам элементов И группы блока моделирования очереди, выход элемента ИЛИ Которого сМДинен с входом третьего счетчика и вторым входом третьего элемента ИЛИ блока управления, выход генератора импульсов которого соединен с вторым входом четвертого элемента И, третий вхОд ко-торого подключен к.нулевому выходу второго триггера блока управления, выход третьего элемента ИЛИ которого соединен с вторым входом третьего элемента ИЛИ, о т л и ч а ю щ е е— с я тем, что, с целью расширения функциональных возможностей путем моделирования мультипрограманых вычислительных процессов с шаговой адаптацией, оно дополнительно содержит приоритетный блок, блок cpasHeния и блок измерения времени ответа, приоритетный блок включает суммирую. щий счетчик интервалов, два элемента ИЛИ, четыре группы элементов И, и триггеров, единичный вход k-го триггера соединен с выходом соответствующего элемента И первой группы, первые входы которых соединены с единичным входом первого триггера, а второй вход 1-го элемента И первой (11, n1) группы соединен с единичным выходом 1-го триггера, нулевой вход 1-ro триггера соединен с выходом соответствующего элемента И второй группы, первые входы которых соединены с нулевым входом n-ro триггера, а второй вход 1-го элемента И второй группы соединен с нулевым выходом (1+1)-ro триггера, выходы триггеров соединены соответственно с первыми входами элементов И третьей группы, выходы которых подключены соответственно к входам первого элемента ИЛИ, единичные выходы триггеров соответственно соединены с первыми входами элементов И четвертой группы,.выходы которых. соединены соответственно с входами второго элемента ИЛИ, выход которого подключен к входу суммирующего счетчика интервалов, блок измерения времени ответа включает первый и второй накапливающие сумматоры, генератор фиксированного числа импульсов, элемент И, элемент задержки и суммирующий счетчик,,вход которого соединен с первым. входом элемента И и выходом элемента задержки, вход которого соединен с входом генератора фиксированного числа импульсов, выход которого соединен с входом сдвига первого сумматора, выход которого подключен к второму входу элемента И, выход которого соединен с суммирующим входом второго сумматора и с певым информационным входом .блока сравнения соответственно, второй информационный вход которого является входом устройства, а управляющий вход подключен к выходу элемента задержкн блока измерения времени ответа, вход элемента задержки блока измерения времени ответа соединен с выходом переполнения третьего счетчика, первый и второй выходы блока сравнения подключены соответственно к единичному, входу первого триггера и нулевому входу п-го триггера приоритетного блока, вторые входы k-x элементов И третьей и четвертой группы которого подключены соответственно к единичным выходам

k-х триггеров группы блока поиска свободных терминалов и выходом, 2k-го элемента И первой группы блока поиска свободных терминалов,вторые входы элементов И второй группы которого соединены соответственно с нулевыми выходами триггеров приоритетного блока, выход первого элемента ИЛИ которого подключен к второму входу второго элемента И, выход и-го элемента И второй группы блока поиска свободных терминалов является дополнительным выходом устройства.

1020830

10 и, Изобретение относится к вычислительнОй технике и может быть использовано для статистического моделирования широкого класса вычислительных систем, в частности для моделирования мультипрограммных ЭВМ, работающих в режиме разделения времени с шаговым алгоритмом адаптации.

Известны специализированные устройства для моделирования систем массового обслуживания и, в частности, для моделирования вычислительных систем (1 1.

Однако подобные устройства позволяют моделировать простейшие вычис- лительные системы,. работающие в однопрограммном .режиме.

Наиболее близким к предлагаемому является устройство для моделирования систем массового обслуживания, содержащее блок поиска свободных терминалов, блок моделирования очереди, блок синхронизации, управляемый регистр сдвига, блок индикации, суммирующие и реверсивный счетчики, ге.нератор произвольно распределенных случайных чисел, элементы И, ИЛИ, генератор случайного потока импульсов, выход которого соединен со счетным входом первого счетчика и с первым входом первого элемента И, второй вход которого соединен с первим выхо"дом блока поиска свободных терминалов, вход которого объединен с выходом первого элемента И и подключен к первому вХоду второго элемента И, а его выход подключен к первому входу генератора произвольно распределенных случайных чисел, к входу второго счетчика и к суммирующему входу реверсивного счетчика, вычитающий вход которого соединен .с входом третьего счетчика, разрядные выходы реверсивного счетчика соединены с входами блока индикации и с входами управляемого генератора импульсов соответственно, первые входы третьего и.четвертого элементов И подключены . к второму выходу блока поиска свободных терминалов, первая группа выходов которого соединена с первой группой входов блока моделирования очереди соответственно, группа выходов которого соединена с группой входов блока поиска свободных терминалов соответственно, вторая группа выходов которого соединена с группой входов управляемого регистра сдвига соответственно, группа выходов которого соединена с второй группой входов блока моделирования очереди соответственно, третья группа входов которого соединена с выходом генера.тора произвольно распределенных слу чайных чисел соответственно, первый и второй выходы блока синхронизации соединены .соответственно с вторыми входами третьего и четвертого элементов И, выходы которых соединены соответственно с входами управляеМого регистра сдвига и блока моделирования очереди, выход которого соединен с вычитающим входом. реверсивного счетчика и с входом блока синхронизации, третий выход которого соединен с третьим входом четвертого . элемента И 2 g.

Известное устройство позволяет моделировать мультипрограммные вычислительные системы, работающие в пакетном режиме и в режиме разделения времени . Однако моделирование вычислительных систем, использующих шаговый алгоритм адаптации, невозможно с помощью известных устройств для моделирования.: цель изобретения — расширение "

20 функциональных возможностей устройства путем моделирования мультипрограммных-вычислительных процессовс шаговой адаптацией.

Поставленная цель достигается

25 тем, что в устройство, содержащее регистр сдвига, блок индикации, три счетчика, реверсивный счетчик, .генератор произвольно распределенных случайных чисел, четыре элемента И, генератор случайного цотока импульсов, блок поиска свободных термина лов, включающий группу из и триггеров, элемент ИЛИ, элемент И-НЕ, первую группу из 2п элементов И, вторую группу из 2 и элементов И, нулевой вход k-ro триггера группы (1=1, и) подключен к первому входу (2k-1)-го элемента И первой группы, единичный выход k-го триггера группы соединен с первым входом 2k-го эле40 мента И первой группы, вторые вхо- . ды 2(-ro и (2i-1)-ro элемента И первой группы (i 2, n)..объединеНы, и подключены к выходу (!-1)-го элеэмеита И второй группы, первый вход

45 k-го элемента И второй группы соеди.нен с выходом (2k-1)-го элемента И, первой Ъруппы, нулевые выходы триггеров подключены к.входам элемента

И-HE и элемента ИЛИ соответственно, блок моделирования очереди, включаю-. щий элемент И, элемент ИЛИ, группу вычитающих счетчиков и группу элементов И, выходы которых подключены соответственно к разрядным входам вычитающих счетчиков группы, информационные входи которых соединены соответственно с выходами элемента выходы вычитающих счетчиков группы подключены соответственно к входам элемента ИЛИ, блок управления, вклю60 чающий генератор импульсов, переключатель, элемент задержки, три элемента ЙЛИ, два триггера п пересчетную схему, состоящую из двух счетчиков и элемента И, выход которо65 го соединен с входом первого счетчи1020830 ка, выход генератора импульсов блока управления соединен через переключатель с первым входом элемента И и входом второго счетчика,пересчетыой схемы, выход которого подключен к первому входу первого элемента ИЛИ блока управления и нулевому входу первого триггера, нулевой выход которого соединен с вторым входом элемента И пересчетной схемы, выход первого счетчика пересчетной схемы подключен к первому входу второго элемента ИЛИ блока управления, единичному входу первого триггера, а через переключатель к первому входу третьего элемента ИЛИ, второй вход которого соединен с вторым входом .второго элемента ИЛИ, а через элемент задержки - с вторым входом первого элемента ИЛИ, выход которого подключен к нулевому входу второго триггера, единичный вход которого 20 соединен с .выходом второго элемента ИЛИ, выхбд генератора случайного потока импульсов соединен с входом первого счетчика и с первым входом первого элемента И, второй вход кото- 25 рого соединен с выходом элемента

И-НЕ блока поиска свободных терминалов, выход первого элемента И подключен к первым входам первого и второго. элементов И первой группы щ0 блока поиска свободных терминалов и к первому входу второго элемента И, выход которого подключен к входу генератора произвольно распределенных случайных чисел, к входу второго счетчика и к суммирующему входу реверсивного счетчика, вычитающий вход которого соединен с входом третьего счетчика, разрядные выходы реверсивного счетчика соединены с входами блока индикации и с 40 входами управляемого генератора импульсов соответственно, первые входы третьего и четвертого элементов И подключены к выходу элемента

ИЛИ блока поиска свободных термина- 45 лов, выход 2k-го элемента И первой группы которого соединен с нулевым входом k-го триггера группы, блока поиска свободных терминалов и с управляющим входом k-го элемента И 50 группы. блока моделирования очереди, выходы вычитающих счетчиков которого подключены соответственно к единичным входам триггеров группы блока ноиска сводных терминалов, единичные нулевые выхоцы триггеров группы которого соединены соответственно с информационными входами регистра сдвига, управляющий вход которого подключен к выходу третьего элемента И, а группа разрядных выходов ре- 60 . гистра сдвига соединена соответственно с входами элемента И блока моделирования Ьчереди, управлякщий вход элемента И которого соединен с входом четвертого элемента И, группа 65 выходов генератора произвольно распределенных случайных чисел подключена соответственно к входам элементов И группы блока моделирования очереди, выход элемента ИЛИ которого соединен с входом третьего счетчика и вторым входом третьего элемента ИЛИ блока управления; выход генератора импульсов которого соединен с вторым входом четвертого элемента И, третий вход которого подключен к нулевому выходу второго триггера блока управления, выход третьего элемента ИЛИ которого соединен с вторым входом третьего элемента ИЛИ, дополнительно введены приоритетный блок, блок сравнения и блок измерения времени ответа, приоритетный блок включает суммирующий счетчик интервалов, два элемента ИЛИ, четыре группы элементов И, п триггеров, единичный вход

k-го триггера соединен с выходом соответствующего элемента И первой группы, первые входы которых соединены с единичным входом первого триггера, а второй вход 1-ro элемента И первой группы (1=1, и1) соединен с единичным выходом 1-го триггера, нулевой вход I-ro триггера соединен с выходом соответствующего элемента И второй группы, первые входы которых соединены с нулевым входом n --ro триггера, а второй вход I-го элемента И второй группы соединен с нулевым выходом.(1+1)-го триггера, нулевые выходы триггеров соединены соответственно с первыми входами элементов И третьей группы, выходы которых подключены соответственно к входам первого элемента ИЛИ, единичные выходы триггеров соответственно соединены с первыми входами элементов И четвертой группы, выходы которых соединены соответственно с входами. второго элемента ИЛИ, выход которого подключен к входу суммирующего счетчика интервалов, блок измерения времени ответа включает первый и второй накапливающ е сумматоры, генератор фиксированного числа импульсов, элемент И, элемент задержки и суммирующий счетчик, вход которого соединен с первым входом элемента И и выходом элемента задержки, вход которого соединен с входом генератора фиксированного числа импульсов, выход которого соединен с входом сдвига первого сумматора, выход которого подключен к второму входу элемента И, выход которого соединен с суммирующим входом второго сумматора и с первым информационным входом блока сравнения соответственно, второй-информационный вход которого является входом устройства, а управляющий вход подключен к выходу элемента задержки блока измерения времени ответа, вход элемента задержки блока измерения времени ответа соединен с выходом

1020830 переполнения третьего счетчика, первый и второй выходы блока сравнения подключены соответственно к единичному нходу первого триггера и нулевому нходу и -ro триггера приоритетного блока, вторые нхОдй k-х элементов 5

И третьей и четвертой группы которого подключены соответственно .к единичным ныходам k-х триггеров группы блока поиска свободных терминалов и выходом 2k-го элемента И первой !О группы блока поиска свободных терминалов, вторые входы элементов И второй группы которого соединены соответственно с нулевыми выходами триггеров приоритетного блока, 5 выход первого элемента ИЛИ которого подключен к второму входу второго элемента И, выход и-го элемента И второй группы блока поиска свободных терминалов является дополнительным выходом устройства.

На фиг. 1 приведена блок-схема устройства; на фиг. 2-6 — Функциональные схемые блока поиска свободных терминалов, управляемого регистра сдвига, блока моделирования очереди, блока управления приоритетного блока соответственно; на

Фиг. 7 — схема-пересчетной схемы с изменяемым коэффициентом пересчета блока управления. 30

Устройство содержит (Фиг. 1) блок 1 статистической обработки, включающий в себя первый и второй счетчики 2 и 3, реверсивный счетчик

4, третий счетчик 5, блок б индика- 35 ции длины очереди и управляемый генератор 7 импульсов, генератор 8 случайного потока импульсов, генератор 9 произвольно распределенных случайных чисел, блок 10 поиска 4() свободных терминалов, регистр 11 сдвига, блок 12 моделирования очереди,. блок 13 управления, приоритет-. ный блок 14, блок 15 сравнения, блок 16 измерения времени ответа, включающий первый и второй накапливающие сумматоры 17 и 18, суммирующий счетчик 19, .генератор 20 Фиксированного числа .импульсов, элемент

И 21 и элемент 22 задержки, первый, второй третий и четвертый элементы

И 23-24, вход 27 устройства.

Блок 10 поиска свободных терминалов (фиг. 2) содержит группу- из и триггеров 28, первую группу из

2о элементов И 29, вторую группу из и элементов И 30, элемент И-НЕ 31, элемент ИЛИ 32, вход 33, управляющие выходы 34 и 35, выход 36, группы входов 37 и 38, группы выходов.39-42. 60

Регистр 11 сдвига (фиг. 3) содержит триггеры 43, первую, вторую и третью группы элементов И 44-46 соответственно, группу выходов 47, шину

48 сднига. На фиг. 3 показаны также . g5 триггеры 28 блока. поиска .свободных терминалов и группы выходов 40 и 41 этого блока, являющиеся входами управляемого регистра сдвига.

Блок моделирования очереди (фиг. 4) -содержит группу вычитающих счетчиков 49, группу элементов И 50 элемент И 51, элемент ИЛИ 52, группы входов 42, 47 и 53, группу выходов 37, управляющий вход 54, выход 55.

Блок 13 управления (фиг. 5) содержит генератор импульсов 56, .пересчетную схему 57, первый и второй триггеры 58 и 59, первый, второй и третий элементы ИЛИ 60„-60, элемент

61 задержки, переключатель 62, вход 55, выходы 63-.65.

Приоритетный блок 14 (фиг. 6) со-: держит суммирующий счетчик 66 интервалов, второй и первый элементы

ИЛИ 67 и 68, четвертую, третью, вторую и первую группы элементов, И 69-73, входы 74 и 75, выход 76, группу выходов 38, группы входов 39 и 40.

Пересчетная схема 57 блока управления (фиг. 7) содержит первый и второй счетчики 77 и .78, элемент И 79.

Устройство может. использоваться для моделирования как адаптивных, так и обычных вычислительных систем.

В обоих случаях возможно моделирование вычислительных систем, работающих в двух режимах: пакетной обработки .заданий и разделения времени.

Режим выбирается соответствующей ,установкой переключателя б2 блока 13 управления: положение 5 — режим пакетной обработки; положение < — режим разделения времени.

Для моделирования адаптивных вычислительных систем н блок 15 сравнения чере з вход 27 (фиг. 1) вводится эталонное значение параметра системы . Таким параметром в устройстве выбран критерий качества функционирования Т вЂ” время ответа вычислительной системы. В этом случае включается цепь настройки корректирующих блоков, в которую входит блок 16 измерения времени ответа и блок 15 сравнения. Эти блоки вырабатывают сигналы коррекции, которые поступают в приоритетный блок 14 и блок 10 поиска свободных терминалов.

Моделирование обычных вычислительных систем обеспечивается путем ввода в блок 15 сравнения значения

Т )) Tn, „, где Т „" предельное значение времени ответа для моделируемой вычислительной системы.

Назначение и принцип действия отдельных функционалЬных блоков устройства (фиг. 1) определяется следующим. а) Блок 1 статистической обработки обеспечивает накопление и час. 1020830

50 тичную обработку статистических данных, характеризующих процесс функционирования моделируемой вычислительной системы.

Счетчики 2 и 3 подсчитывают соот- ветственно суммарное количество зада- 5 ний, поступающих в систему и принятых на обработку. Разность в показаниях этих счетчиков равна числу заданий, которые получили отказ вследствие занятости или блокировки терми- 10 налов. Счетчик 5 подсчитывает количество заданий, обработанных в течение одного интервала коррекции. Длительность этого интервала определяется временем заполнения счетчика 5. 15

При завершении обработки. 2 заданий п счетчик 5 очищается, при этом на

его выходе вырабатывается импульс, обеспечивающий выработку сигнала коррекции в блоках 15 и 16.

Реверсивный счетчик 4 содержит текущее количество заданий, обрабатываемых системой. Блок 6 индикациидлины очереди служит для определения вероятностных характеристик очереди заданий. Управляемый генератор импульсов 7 вырабатывает импульсы

c F= nf, где

f — базовая частота, определяющая точность измерения интервалов времени пребывания заданий в системе.

Импульсы поступают в накапливающий сумматор 17, который работает..в режиме счетчика, при этом в нем накапливается значение суммарного времени пребывания заданий в системе. 35

Генератор 8 случайного потока импульсов имитирует моменты поступления заданий на обработку.

Генератор 9 произвольно распре- деленных случайных чисел обеспечи- 40 вает выработку случайных чисел с перестраиваемым законом распределения.

Реверсивный счетчик 4 содержит текущее количество заданий, обраба- 45 тываемых системой. Блок 6 индикации длины очереди служит для определения вероятностных характеристик очереди заданий. Управляемый генератор импульсов 7 вырабатывает импульсы с частотой следования F= n f, где ,базовая частота, определяющая точность измерения интервалов времени пребывания заданий в системе. Импульсы поступают в накапливающий сумматор 17, который работает в режиме счетчика, при этом в нем накапливается значение суммарного времени пребывания заданий в системе.

Генератор 8 случайного потока импульсов имитирует моменты поступ- 60 ления заданий на обработку.

Генератор 9 произвольно распределенных случайных чисел обеспечивает выработку случайных чисел с перестраиваемым законом распределе- 65 ния. Эти числа характеризуют отрезки времени обслуживания отдельных заданий. б) Блок 10 поиска свободных терминалов выполняет следующие функции.

При наличии хотя бы одного свободного терминала блок 10 выдает сигнал, откр, вающий элемент И 23. Состояние терминалов (" Свободен", Занят") моделируется триггерами 28 (фиг. 2 ), которые последовательно устанавливаются в состояние, "0" сигналами с выхода элемента И 2 3 и в состояние "1" сигналами с. выходов вычитающих счетчиков блока 12.

По сигналу с выхода элемента И 23

{входная шина 33 блока 10) осуществляется поиск свободного и незаблокированного терминала путем последовательНого опроса элементов И 29 и 30. При наличии свободного и незаблокированного терминала приоритетным блоком вырабатывается сигнал, открывающий элемент И 26, по этому сигналу генератор 9 вырабатывает случайное число, которое записывается в один из вычитающих счетчиков блока 12. Выбор счетчика осуществляется сигналом, поступающим по одному из выходов группы выходов 42.

Блок 10 выдает сигналы управления. на управляемый регистр сдвига, при наличии хотя бы одного занятого терминала выдает сигнал на выход 35, открывающий элементы и 24 и 25. в) Регистр 11 сдвига обеспечивает последовательное циклическое подключение заданий терминалов Hà обра ботку. Подключаются только задания занятых терминалов. Если терминал свободен или заблокирован, то соответствующие триггеры 28 (фиг. 3) будут в состоянии "1", поэтому при сдвиге единицы в управляемом регистре сдвига с помощью элементов И 44-46

"пропускаются" все разряды, связанные со свободными терминалами, и единица попадает только в тот разряд, который связан с занятым терминалом.

Сигналы с единичных выходов триггеров

43 управляемого регистра поступают по выходам 47 в блок 12. и подключают на обработку задания соответствующих терминалов c помощью группы элементов И 51.

r) Блок 12 моделирования очереди состоит из и вычитающих счетчиков, количество счетчиков определяет максимальное число заданий, которые могут одновременно находиться в систе-. ме. Блок 12 моделирует процесс обработки заданий в пакетном режиме и в режиме разделения времени. Очередные задания в виде случайных двоичных чисел, значение которых соответствует времени обработки задания, поступают по входам 53 на все груп1020830

10 пы элементов И 50 (фиг. 4) . Одна из групп элементов И. 50 открывается си гналом, поступающим и з блока 10 по одному из входов 42, и число записывается в соответствующий счетчик.

Вычитающие входы счетчиков через элемент И 51, управляемый сигналами, поступающими по входам 47 из блока 11 (фиг. 1), соединены с входом 54. На этот вход из блока 13. через элемент И 25 поступают пачки : 10 импульсов, имитирующих кванты обслуживания.

Счетчики 49 содержат текущее значение оставшегося времени.обработки задания. Когда обработка одного -15 из заданий завершается, то соответствующий счетчик 49 переходит в нулевое состояние, при этом на его выхо- . де появляется импульс. Этот импульс выполняет следующее: по одному из выходов 37 поступает в блок 10 (фиг. 1) и устанавливает соответст вующий триггер 28 (фиг. 2) в нулевое . состояние; через элемент ИЛИ 52 поступает на выход 55 и далее на вычитающий вход реверсивного счетчика 4 и на вход счетчика 5; с выхрда 55 импульс поступает в блок 13 управления, прекращая поступление импульсов обслуживания в блок.12. д) Блок управления 13 (фиг. 1) выдает на блок -12 моделирования очереди пачки импульсов: количество импульсов в пачках соответствует величине квантов обслуживания, последовательно выделяемых для обработки зада-З5 ний в режиме разделения времени. Интервалы между пачками моделируют временные потери на переключение программ. При работе в пакетном режиме блок выдает непрерывную после- 40 довательность импульсов.на выход 64 и далее на один из входов элемента

И 25.

Выбор режимов (разделение времени, пакетный) осуществляется переключа- 45 телем 62. Длительность кванта q u временные потери на переключение программ б" задаются с помощью пересчетной схемы 57.

Пересчетная схема 57 {фиг. 5) содержит счетчики 77 и 78; элемент

И 79. Коэффициент пересчета K счетчика 77 задает величину q, а коэффициент пересчета К счетчика 78 определяет величину сР=К2-К . Триггер 59

1 блока управления вырабатывает сигнал, 55 разрешающий выдачу импульсов обслуживания через элемент И 25 в блок 12.

Триггер 59 устанавливается в состояние "0", запрещая выдачу импульсов .в течение интервалов с/ при работе 60 в режиме разделения времени и на время переходных процессов при смене заданий. Это время определяется задержкой импульса, поступающего на вход 55 в элементе 61 задержки. 65 е) Приоритетный блок 14 совместно с блоком поиска свободных терминалов выполняет функции корректирующего блока при моделировании адаптивных вычислительных систем.

В процессе адаптивной настройки системы на .заданное значение качества обслуживания приоритетных заданий корректируется структура моделируемой вычислительной системы. Сущность корректировки заключается в том, что число терминалов, имеющих доступ к системе, изменяется в зависимости от текущего значения критерия-качества обслуживания приоритетных заданий.

Уровень приоритета определяется номером терминала, наивысшим приоритетом обладают задания, поступающие в систему с терминала с наибольшим .номером.

Если текущее значение качества обработки заявок Т, замеренное в очередном интервале коррекции, больше заданного Тзт, т.е. TT ) Т,. то с блока 15 сравнения в приоритетный. блок 14 (фиг. 1) поступает одиночный импульс по входу 74 на регистр 73 (фиг. 6). При этом один из. триггеров регистра с наименьшим номером будет установлен в состояние "1" и соответствующий терминал будет заблокирован, т.е, менее приоритетные. заявки с этого терминала в систему поступать на будут. В очередном интер вале коррекции вновь может быть у с 6поха 14 о будет выцан импульс и следующий старший триггер приоритетного регистра будет установлен в состояние "1" и " связанный с ним терминал .окажется заблокированным. Этот процесс пошаговой блокировки терминалов с низшими приоритетами будет продолжаться до тех пор, пока Т )T . При условии

ТтсТ блока 14 сравнения вырабатывает импульс, поступающий на вход 75, при этом будет разблокирован наиболее приоритетный из заблокированных терминалов.

Количество терминалов, имеющих доступ к системе, будет автоматически поддерживаться таким образом, чтобы обеспечить качество обслуживания заданий, поступающих с теримналов с более высоким приоритетом, на уровне Тэт

На входы 39 приоритетного блока поступают импульсы неудовлетворенных запросов на терминалы вследствие их блокировки. Эти импульсы поступают через соответствующий элемент И 69 и ИЛИ 67 и подсчитываются суммирующим счетчиком 66, в котором накапливается суммарное число заданий,. необслуженных вследствие блокировки.

Элементы И 70 и ИЛИ 68, на которые поступают сигналы с единичных выходов триггеров блоков 10 и 14, обеспечи1020830

12 вают выработку сигнала "Есть свободные и незаблокированные терминалы".

Этот сигнал поступает,на выход 76, обеспечивая доступ заданий в систему путем открытия элемента И 26.

Блок измерения времени ответа 5 служит для оце нки те кущи х значений критерия качества Т . Оценка осуществляется в течение интервала кор-" рекции, длительность которого определяется временем заполнения счет- 10 чика 5 (фиг. 1) . B нем подсчитывается количество обслуженных заявок.

Если счетчик 5 содержит и разрядов, то после поступления 2" заявок он устанавливается в состояние "0",а на его выходе появляется импульс, который подается на генератор 20 фиксированного числа импульсов и на элемент 22 задержки.

Генератор 20 вырабатывает и

20 сдвигающих импульсов, которые поступают в накапливающий сумматор 17 и обеспечивают сдвиг содержимого сумматора на п разрядов вправо. Так как в,сумматоре 17 в течение .интервала коррекции накапливается суммарное время ответа 2" заданий в системе, то после сдвига на и разрядов вправо .содержимое сумматора 17 делится на 2", в результате после сдвига сумматора 17 будет содержать среднее значение времени ответа Т .

Полученное значение Т импульсом с выхода элемента 22 задержки через элемент И 21 перепишется в накапливающий сумматор 18, где. накапливается 35 сумма величин Тт i 1, 2 ...К, К т,1 число интервалов коррекции за время моделирования, а также в блок 15 сравнения. В блоке 15 сравнения значение

Тт сравнивается с эталонным Т, при 40. этом вырабатывается импульс коррекции, который поступает на один из выходов 74 и 75.

Если Т > Т, то корректирующий импульс вйдается на выход 74, при условии Т (Т T импульс поступает на . выход 75.

При моделировании вычислительных систем без адаптации в блок 15 вводится Т . ».Тщс,„(Т„, „, — предельнбе эначенйе времени ответа для мо- 50 делируемой системы), поэтому в каждом интервале коррекции блоком 15 будет выдаваться импульс на выход 75, поэтому все триггеры блока 14 будут в состоянии "0"., терминалы в этом 55 случае не блокируются