Устройство для решения дифференциальных уравнений

Устройство для решения дифференциальных уравнений

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ РЕШЕНИЯ даФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ, содержащее блок управления, сумматор, регистр приращения аргумента, п блоков вычисления членов рядов Тейлора положительного аргумента и блок вычисления ч-ленов ряда Тейлора Отрицательного аргумента, накопитель значения функции и п-1 накопитель значений производных полоисительнрго аргумента , накопитель значения функции отрицательного аргумента, схему сравнения , регистр предпредыдущёго значения функции и регистр предыдущего значения функции, п групп элементов И, п-1 регистров производных и регистр функции/ срёдиненшае последовательно , выход i-гчэ (где , . 3,..., п) регистра производной подключен к первому информационному входу (}-1)-го регистра производной выход сумматора соединен с первым информационным входом регистра (п-Т)-й производной, выход каждого регистра производной и регистра функции соединен с первым входом , соответств Лощего блока вычисления, членов рядов Тейлора положительного аргумента, выходы каикдого из котоjpHX со второго по п-й, соединены (с первым входом соответствующего накопителя значений производтлх положительного аргумента, а клход первого - с первым входом накопите . ля значения функции положительного аргумента, выход каждого накопителя значений производных и функции положительного аргумента подключен к информационным входам элементов И .соответствующей группы с первой по п-ю, выходы которых соединены с вторыми информационными входами соответствующих регистров производных и функции, выход регистра функции соединен с первым входом блока вычисления членов ряда Тейлора отрицательного аргумента, выход которого соединен с первым входом накопителя значения функции отрицательного аргумента, выходы элементов и первой группы подключены к информационному входу соответствующих разрядов регистра предыдущего значения функции, выход которого соединен с информа .ционным входом регистра предпредыдущего значения функции, первый (.информационный вход схемы сравнения соединен с выходом накопителя НИИ функции отрицательного аргумента, 10 вторые входы блоков вычисления членов О9 рЭ 4ii рядов ТейлОра положительного аргумен-. та и второй вход блока вычисления .членов ряда Тейлора отрицательного аргумента соединены с выходом регистра приращения аргумента , первьа выход; .блока управления соединен с первым .управляющим входом каждого накопите ля з начений производных положитёЛвноigo . аргумента, значения функции положительного аргумента, значения фун ции отрицательного аргумента, второй выход блока управления (Соединен с управляющим входоь-. :каждого блока вычисления членов Р5До Тейлора положительного ар (ГумеНТа и блока вычисления членов Тейлора отрицательного аргумента.

СОЮЗ СОВЕТСКИХ

ВИ Л

РЕСПУБЛИК э(51) G 06 F 15 328

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTMA (21) 2839788/18-24 (22) 14.11.79 .(46) 15.06.83. Бюл. Р 22 (72) Б.П. Хижинский, Ю.С. Каневский и В.А. Кубыцкин (71) Киевский ордена Ленина политехнический институт им. 50-летия Вели, кой Октябрьской социалистической революции (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

М 526905 кл. 6 06 Р 15/328, 1974.

2. Авторское свидетельство СССР

М 732880 кл. 6 06 Г 15/32 1977 (прототий). (54) (57} 1. УСТРОЙСТВ @ЛИ РЕЖДЕНИИ

ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ, содержащее блок управления, .сумматор, регистр приращения аргумента, и блоков вычисления членов рядов Тейлора положительного аргумента и блок вычисления- членов ряда Тейлора отрицательного аргумента, накопитель.эначенияфункции и и- 1 йакопитель значений производных положительного аргумента, накопитель-значения функции отрицательного аргумента, схему сравнения, регистр предпредыдущего значения функции и регистр предыдущего значения функции, и групп элементов И, п-1 регистров производных и регистр функции, соединенные последовательно, выход .i-го .(где 1=2

3,..., n) регистра производной подключен к первому информационному входу (1-1).-ro регистра производной; выход сумматора соединен с первым информационным входом регистра (и-1)-й производной, выход каждого .регистра производной и регистра фуйкции соединен с первым входом соответствующего блока вычисления., членов рядов Тейлора положительного аргум нта, выходы каждого из кото рых со второго по п-й, соединены

„„SU„„1023340 А! с первым входом соответствующего накопителя значений производных положительного аргумента, а выход первого — с первым входом накопите» ля значения функции положительного аргумента, выход каждого накопителя значений производных и функции положительного аргумента подключен к информационным входам элементов И соответствующей группы с первой по и-ю выходы которых соединены с вторыми информационными входами соответствующих регистров производных и функции, выход регистра функции соединен с первым входом блока вычисления членов ряда Тейлора отрицательного аргумента, выход которо- Е

O го соединен с первым входом накопителя значения функции отрицательного

- аргумента, выходы элементов И первой группы подключены к информационному входу соответствующих разрядов ре: гистра предыдущего значения функции, ф выход которого соединен с информационным входом регистра предпредыдущего значения функции, первый информационный вход схеьы сравнения соединен с выходом накопителя значе-, ний функции отрицательного аргумента, вторые входы блоков вычисления членов .рядов Тейлора положительного аргумента и второй вход блока вычисления. . членов ряда Тейлора отрицательного аргумента соединены .с выходом регист ра приращения аргумента первый выход . блока управления соединен с первым

I. ,управляккцим входом каждого накопите-! ля значений производных положительно ;го аргумента, значения функции положительного аргумента, значения - фунт4 ции отрицательного аргумента, втброй выход блока управления соединен c - -управляющим входо;

;каждого блока вычисления членов рядов Тейлора - положительного ар,"гумейта и блока вычйсления членов ря. да Тейлора отрицательного аргумента, 1023340 треТий выход блока управления соеди-, нен с первым управляющим входом регистра приращений аргумента, четвертый выход блока управления соединен .с первым управляющим входом регистров производных и регистра функции, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей за счет решения неоднородных линейных и нелинейных дифференциальных уравнений с переменными коэффициентами, в него введены п блоков коммутации нелинейностей, и блоков вычисления числовых значений производных произведения переменных, и генераторов переменных коэффициентов, генератор правой части, и-1 регистров начальных условий по производным и регистр начальных условий по функции, .блок задания интервала аргумента, регистр предыдущего значения частичной суммы, узел контроля нуля, триггер контроля, {п+1)-я, (n+2)-я и (п+3)-я группы элементов И, пересчетная схема и элемент И, причем входы производных и функции, входы номеров регистров производных и регистра функции блоков коммутации нелинейностей соединены соответственно с выходами регистров производных и регистра функции и с соответствующими входами номеров регистров производных и регистра функции устройства, входы производных и функции, вход переменного коэффициента и вход количества сомножителей в нелинейности блоков вычисления числовых значений производных произведения переменных соответственно соединены с выходами соответствующих блоков коммутации нелинейности, с первыми выходами соответствующих генераторов переменных коэффициентов и с входом задания количества сомножителей в нелинейности устройства, первый вход блока управления подключен к входу задания количества сомножителей в нелинейности устройства, выходы блоков вычисления числовых значений производных произведения переменных и первый выход генератора правой части соединены с соответствукицими входами сумматора, информационные входы генераторов переменных коэффициентов и генератора правой части соединены с входами шага, постоянных коэффициентов и начальных усло.:вий генераторов устройства, вторые выходы которых соединены с соответствующими (и+1) -ми входами элемента И, выходи элементов И с первой ло и — ю группы соединены с соответствующими выходами производных и функции устройства, с первыми инфор. мационными входами соответствующих регистров начальных условий по производным и функции выходы которых соединены с вторыми входами соответ. ствующих накопителей значений производных и функции положительного аргумента и с третьими информационными входами соответствующих регистров производных и функции, второй и третий входы накопителя значений функции отрицательного аргумента соединены соответственно с выходом регистра начальных условий по функции и с выходами элементов И первой группы, выход накопителя значения функции отрицательного аргумента соединен с информационным входом регистра предыдущего значения частичной суммы, выход которого подключен к информационным входам элементов И (n+2)-й группы, выходы которых подключены к второму информационному входу схемы сравнения, выход регистра предпредыдущего значения функции подключен к информационным входам элементов И (n+3)-й группы, выходы которых подключены к третьему информационному входу схемы сравнения, управляющие входы элементов И (n+2)-й и (n+3) -й групп подключены соответственно к нулевому и единичному выходам триггера контроля, единичный вход которого, второй управляющий вход накопителя значений функции отрицательного аргумента, первые управляющие входы регистров начальных условий по производным и о функции, управляющие входы элементов И групп с первой по (и+1)-ю, управляющий вход регистра предпредыдущего значения функции, первый управляющий вход регистра предыдущего значения функции, вторые управляющие входы регистров производных и регистра функции, второй вход блока управления и первый установочный вход пересчетной схемы подключены к выходу элемента И, (n+2)-й вход которого соединен с выходом схемы сравнения, первый управляющий вход схемы сравнения соединен с выходом узла контроля нуля, вход которого соединен с выходом блока вычисления членов ряда Тейлора отрицательного аргумента, нулевой вход триггера контроля, третьи управляющие входы регистров производных и функции, вторые управляющие входы накопителей значений производных и функции положительного аргумента, третий управляющий вход накопителя значения функции отрицательного аргумента, второй управляющий вход регистра приращения аргумента, первый управляющий вход блока задания аргумента, третий вход блока управления соединены с выходом пересчетной схемы, второй информационный вход регистра предыдущего значения функции, .вторые информационные входы регист1023340 ров начальных условий по производным и по функции, третьи входы накопителей значений производных и функции положительного аргумента, четвертйй вход накопителя значения функции отрицательного аргумента, четвертые информационные входы регистров произ водных и функции, а также информационный вход блока задания интервала аргумента и информационный вход регистра приращения аргумента соединены с входом задания начальных условий,.границ интервала и шага устройства, четвертый вход блока управления соединен с первым выходом бло ка задания интервала аргумента, второй выход которого подключен к инфор мационным входам элементов И (и+1)-й группы, выходы которых соединены с выходом аргумента устройства, первый выход блока управления соединен со вторым управляющим входом схемы сравнения, с управляющим входом реги. стра предыдущего значения частичной суммы, четвертый выход блока управле. ния соединен со вторым установочным входом пересчетной схемы, пятый выход блока управления соединен со вто рыми управляющими входами регистров начальных условий по производным и по функции, со вторым управляющим входом регистра предыдущего значения функции, со вторым нулевым входом триггера контроля, шестой. выход блока управления соединен со вторым управляющим входом блока задания интервала аргумента. Кроме того, первый, второй, третий, четвертый, пятый и седьмой выходы блока управления, а также выход элемента И и выход пересчетной схемы соединены соответственно с управляющими входами генераторов переменных коэффи-. циентов и генератора правой части, седьмой выход блока управления соединен с управляющими входами блоков коммутации нелинейностей, с управлякв1ими входами блоков вычисления числовых значений производных произведений переменных, с входом пересчет» ,иой схемы. 2. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что каждый генератор переменных коэффициентов и генератор правой части содержат сумматор, регистр приращения аргумента, р блоков вычисления членов рядов Тейлора положительного аргумЕнта и блок вычисления членов ряда Тейлора отрицательного аргумента, накопитель значения функции и р-1 накопителей значений производных положительного аргумента, накопитель значения функции отрицательного аргумента, схему сравнения, регистр пред. предыдущего значения функции и ре:гистр предыдущего значения функции р+2 групп элементов И, р-1 регист.,ров производных и регистр функции, р-1 регистров начальных условий по производным и регистр начальных условий по функции,. р регистров постоян:ных коэффициентов, р узлов умножения, регистр предыдущего значения частичной суммы, узел контроля нуля, триггер контроля, регистры производных и функции соединены последовательно, выход i-го (гце i 2,3,..., р) регистра подключен к первому информационному входу (i — 1)-го регистра, выход каждого регистра производных и регистра функции соединен с первым входом соответствующего блока вычисления членов рядов Тейлора положительного аргумента и с первым входом соответствующего узла умножения, второй вход которого соединен с выходом соответствующего регистра постоянных коэффициентов, выходы узлов умножения соединены с соответству1ощими входами сумматора, выход которого соединен с первым информацион ным входом регистра (р-! )-й производной, выходы блоков вычисления членов рядов Тейлора положительного аргумента со второго по р-й сое динены с первыми входами соответст вующих накопителей значений производных положительного аргумента, а выход первого блока вычисления членов ряда Тейлора соединен с первым входом накопителя значения функции положительного аргумента, выход регист. ,ра функции соединен с первым входом блока вычисления членов ряда тейлора отрицательного аргумента, выход которого соединен с первым входом накопителя значения функции отрицательного аргумента, выходы накрпи телей значений производных и функции положительного аргумента подключены соответственно к информационному входу элементов И групп с первой по р-ю, выходы которых соединены со вторыми информационными входами сост ветствующих регистров производных и функции и с первыми информацион; ными входами соответствующих регист- ров начальных условий по производным и по функции, выходы которых соединены со вторыми входами соответствующих накопителей значений производных и функции положительного аргумента и с третьими информационными входами соответствующих регистров производных и функции, второй и третий входы накопителя значения функции отрицательного аргумента соответственно соединены с выходом регистра начальных условий по функции и с выходом элементов И первой группы, выход накопителя значения функции отрицательного аргумента соединен с первым информационным входом схемы сравнения и с информационным

1023340 входом регистра предыдущего значения частичной суммы, выход которого подключен к информационным входам элементов И (р+1)-й группы, выходы которых подключены ко второму информационному входу схемы сравнения, выходы элементов И первой группы подключены к первому информационному входу разрядов регистра предыдущего значения функции, выход которого соединен с информационным входом регистра предпредыдущего значения функции, выход регистра предпредыдущего значения функции подключен к информационным входам элементов И (p+2)-й группы, выходы которых подключены к третьему информационному входу схемы сравнения, управляющие входы элементов И (р+1 )-й и (р+2)-й групп соответственно подключены к нулевому и единичному выходам триггера контроля, первый управляющий вход схемы сравнения соединен с выходом узла контроля нуля, вход которого соединен с выходом блбка вычисления членов ряда

Тейлора отрицательного аргумента, вторые входы блоков вычисления членов рядов Тейлора положительного аргумента и блока вычисления членов ряда Тейлора отрицательного аргумента соединены с выходом регистра приращений аргумента, информационный вход регистра приращений аргумента, информационные входы регистров постоянных коэффициентов, второй информационный вход регистра предыдущего значения Функции, вторые информационные входы регистров начальных условий по производным и по функции, третьи входы накопителей. значений производных и функции положительного аргумента, четвертый вход накопителя значений функции отрицательного аргумента, четвертые информационные входы регистров производных и функции подключены к информационному входу генератора, первые управляющие, входы накопителей значений производ-: ных положительного аргумента, значения функции положительного аргумента, значения функции отрицательного аргумента, второй управляющий вход схемы сравнения, управляющий вход .регистра предыдущего значения частичной суммы, управляющие входы блоков вычисления членов рядов Тейлора положительного аргумента и блока вычисления членов ряда Тейлора отрицательного аргумента, первый управляющий вход регистра приращения аргумента, первые управляющие входы регистров производных и регистра функции, пер вые управляющие входы регистров начальных условий по производным и по функции, первый нулевой вход триггера контроля, первый управляющий вход регистра предыдущего значения функции, управляющие входы узлов умножения, управляющие входы регистров постоянных коэффициентов; а также единичный вход триггера контроля, второй управляющий вход регистра предыдущего значения функции, управляющий вход регистра предпредыдущего значения функции, второй управляющий вход накопителя значения функции отрицательного аргумента, управляющие входы элементов И групп с первой по р-ю, вторые управляющие входы регистров производных и регистра функции, вторые управляющие входы регистров начальных условий по производным и по Функции, второй нулевой вход триггера контроля, третьи управляющие входы регистров производных и функции, вторые управляющие входы накопителей значений производных и функции положительного аргумента, третий управляющий вход накопителя значения функции отрицательного аргумента, второй управляющий вход регистра приращения аргумента соединены с управляющим входом генератора, выход регистра функции подключен к первому выходу генератора, выход схемы сравнения подключен ко второму выходу генератора.

3. Устройство по.п.1, о т л и ч а ю щ е е с я тем, что блок вычисления числовых значений производных произведения переменных, количество которых равно 1+ у (где 4 =1, 2,...,q), а порядок производных равен i (где 1=0,1,2, ..., k- l ),. содержит k q регистров первых сомножителей и их производных i-й (где

i:= 1 -, k ) строки 4 -го (где $ =1-. y) столбца,. (k-1)q регистров вторых сомножителей и их производных i-й (где 1=2+ k ) строки 1)-ro (где

9--1:q) столбца и регистр вторых сомножителей и их производных первой строки первого столбца, k-1 регист- ров коэффициентов, k-2 двухвходовых сумматоров коэффициентов, k-2 первых узлов умножения, k вторых узлов умножения, k-входовый сумматор, группу элементов И, регистр количества сомножителей в нелинейности, причем выходы каждых предыдущего и последующего регистров коэффициентов подключены к входам соответствующего двухвходового сумматора коэффициентов, выход которого подключен к информационному входу того же последующего регистра, выходы регистров коэффициентов, за исключением выхода первого регистра коэффициентов, соединены с первыми входами соответствующих первых узлов умножения, вторые входы которых соединены с выходами регистров первых сомножителей и их производных первого столбца соответствующей t-й (где i=2-, k-1) стро1023340.ки, при этом выходы регистров первых сомножителей и их прбизводных первого столбца i-й (где i.=l- .k3 строки соединены с первыми информационными . входами регистров первых сомножителей и их производных всех q столбцов соответственно той же i-й строки, выходы регистров первых сомножителей и их производных "О-го (где

Ф=2,3,, с1,) столбца каждой 1-й (где 1=1 k) строки соединены со вторыми информационными входайи регистров первых сомножителей и их производных (g-1)-го столбца той же каждой I é ñòðîêè, третьи информационные входы регистров первых сомножителей и их производных 1-го, 2-го, -ro столбцов всех i (где

1=1:k) строк подсоединены к соответ-. ствуюв.им входам производных и функции блока, выходы первых узлов умножения и выходы регистров первых сомножителей и их производных первой и k-й строк первого столбца соединены с первыми входами соответствующих вторых узлов умножения, вторые входы которых соединены с выходами соответствующих регистров вторых сомножителей и их прбизводных первого столбца i-й (где i=2-;k) строки и регистра вторых сомножителей и их производных первого столбца первой строки, выходы вторых узлов умножения соединены с входами k-входового сумматора, выход регистра вторых сомножителей и.их производных первого. столбца первой строки и выходы регистров вторых сомножителей и их производных первого столбца i-й (где i=2". k-1 ) строки соединены с первыми информационными вхо.дами регистров вторых сомножителей и их производных всех q столбцов последующей I+1 строки, выходы регистров вторых сомножителей и их производных 11-го (где Д=2,3,...;q J столбца каждой i-й (где i=2- .k) стро ки соединены со вторыми информацион-: ными входами регистров вторых сомножителей и их производных (4-1)-ro столбца той же каждой i-ой строки, первый и второй. информационные вх<5ДЫ; регистра вторых сомножителей и их производных первой строки первого столбца соответственно соединены с входом переменного коэффициента бло: ка и с выходом k-входового суммато-:,: ра, при этом выход k-входового сум-: матора подключен к входу группы элементов И, выход которой соединен с выходом блока, первые управляющие входы регистров первых сомножителей и их производных 1-ro, 2-ro,..., qro столбцов i-x (где i=1 1с) строк и ре;гистров вторых сомножителей и их производных 1-го, 2-ro, ..., q-ro столбг,ов i-х (где i=2-,k) строк соединены с соответствующими выходами регистра к зличества сомножителей в нелинейности, вход которого соединен с входом количества сомножителей

::в нелинейности блока, первый управляющий вход регистра вторых сомножи телей и их производных первой строки

:первого столбца, вторые управляющие входы регистров первых сомножителей и их производных и регистров вторых сомножителей и их производных, син» хронизирующие входы регистров первых

:сомножителей и их производных, регистров вторых сомножителей и их про. изводных и регистров коэффициентов, за исключением первого регистра коэффициентов, третьи управляющие входы регистров первых сомножителей .и их производных, управляющий вход группы элементов И, управляющие

;входы первых и вторых узлов умноже: ния соединены с управляющим входом

:блока.

4. Устройство по п.1, о т л н ;ч а ю щ е е с я тем, что блок зада ния интервала аргумента содержит регистр приращения аргумента, сумматор, регистр .значения аргумента в начале интервала, регистр значения аргумента в койце интервала, схему сравнения, причем первый вход сумматора соединен .с выходом регистра приращений аргумента, информационный вход которого соединен с информационным входом блока, второй вход сумматора и его выход соединены. соответственно с выходом и первым информационным входом регистра зна« чения аргумента в начале интервала, при этом выход регистра значения аргумента в начале интервала соединен с первым выходом схемы сравнения, второй вход которой соединен с входом регистра значения аргумента в конце интервала, второй информационный вход регистра значения аргумента в начале интервала и информационный вход региона значения аргумента в конце -интервала соединены с информационным входом блока, первый управляющий вход регистра значения аргумента в начале интервала соединен с первым управляющим входом бло- . ка, второй управляющий вход регистра приращения аргумента, второй уп .равляющий вход регистра значения аргумента в начале интервала и управ; ляющий вход регистра значения аргумента в конце интервала, третий управляющий вход регистра приращения

;аргумента и третий управляющий вход ;регистра значения аргумента в нача:ле интервала соединены с вторым уп равляющим входом блока, первый выход блока соединен с выходом схемы сравнения, второй выход блока соединен с выходом регистра значения аргумента в начале интервала.

1023340

5. Устройство по п.1, о т л и— ч а ю ц е е с я тем, что блок вычио ления членов ряда Тейлора содержит регистр, узел деления, первый узел умножения, второй узел умножения, причем выходы первого узла умножения и регистра соответственно соединены с первым информационным входом регистра и с входом делимого узла деления, выход которого соединен с первым входом первого узла умножения. и с первым входом второго узла умножения, второй вход и выход которого соответственно соединены с первым входом и выходом блока, второй вход первого узла умножения и второй информационный вход регистра соединены со вторым входом блока, вход делителя узла деления, управляющий вход регистра, управляющий вход узла деле ния, управляющие входы первого и второго узлов умножения соединены с управляющим входом блока.

l б. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит генератор тактовых импульсов, пять синхронных, RS-триг-: геров, два асинхронных RS-триггера, девятнадцать элементов И, группу элементов И, семь элементов ИЛИ, два дешифратора, регистр с единичным кодированием, три пересчетные схемы, кольцевой счетчик, кнопку

".Исходное состояние", кнопку "Пуск", причем единичный выход первого синхронного RS-триггера соединен с первыми входами первого, второго, третьего, пятого, шестого, восьмого элементов И, а нулевой выход соединен с его единичным синхронным входом и с первым входом седьмого элемента И, единичный выход второго синхронного

RS-триггера соединен со вторыми вхо дами первого, шестого, восьмого зле ментов И, а нулевой выход соединен с первым входом четвертого элемента И и вторыми входами третьего, пятого и седьмого элементов И, единичный выход третьего синхронного

RS-триггера соединен со вторыми входами второго элемента И, четвертого элемента И и с третьим входом шестого элемента И, а нулевой выход — с третьими входами первого и восьмого элементов И, выходы первого, второго, третьего элементов И подключены к соответствующим входам первого элемента ИЛИ, выход которого соединен с нулевым синхронным входом первого синхронного RS-триггера, выходы четвертого и пятого элементов И подключены к соответствующим входам второго элемента ИЛИ, выход которого соединен с единичным син хронным входом второго синхронного

RS-триггера, выходы шестого и седь; мого, элементов И подключены к соответствующим входам третьего элемента ИЛИ, выход которого соединен с нулевым синхронным входом третьего синхронного RS-триггера, выход восьмого элемента И соединен с нулевым и единичным синхронными входами соответственно второго и третьего синхронных RS-триггеров, единичный выход четвертого синхронного.

RS-триггера соединен с первыми вхо-,. дами девятого, двенадцатого и тринадцатого элементов И, а нулевой выход соединен с первыми входами девятого и одиннадцатого элементов И, единичный выход пятого синхронного RS-триггера соединен со вторыми входами девятого, десятого и двенадцатого элементов И, а нулевой выход соединен со вторыми входами одиннадцатого и тринадцатого элементов И, выходы девятого и тринадцатого, десятого и одиннадцатогоэлементов И соответственно подключены к соответствующим входам четвертого и пятого элементов HJIH, выходы которых соответственно соединены с нулевым и единичным синхронными входами четвертого синхронного

RS-триггера, выходы двенадцатоro и тринадцатого элементов И соответственно соединены с нулевым и единичным синхронными входами пятого синхронного RSтриггера, первые нулевые асинхронные входы первого, второго, третьего, четвертого и пятого синхронных RSтриггеров соединены с выходом кнопки "Исходное состояние", вход которой соединен с выходом генератора тактовых импульсов, единичный асинхронный вход первого синхронного

RS-триггера и вторые нулевые асинхронные входы второго, третьего, четвертого и пятого синхронных RSтриггеров соединены с выходом шестого элемента ИЛИ, синхронизирующие входы первого, второго, третьего, четвертого и пятого синхронных RSтриггеров соединены с выходом четырнадцатого элемента И, первый и второй входы которого соответственно соединены с выходом генератора тактовых импульсов и с единичным выходом первого асинхронного RS-триггера, единичный вход которого подключен к выходу кнопки "Пуск", вход которой соединен с выходом генератора тактовых импульсов, выходы первого, второго и третьего синхронных RS-триггеров подключены к входам первого дешифратора, а выходы четвертого и пятого синхронных RS-триггеров подключены к входам второго дешифратора, нулевой выход первого дешифратора соединен с управляющим входом регистра с единичным кодированием, пер. вый выход первого дешифратора сое1023340 на интервале динен с установочным входом кольце вого счетчика и с нулевым входом второго асинхронного. RS-триггера, второй выход первого дешифратора сое- динен с первыми входами K элементов И группы элементов И, с первыми входами седьмого элемента ИЛИ, девятнадцатого элемента И и с входом кольце-, вого счетчика, третий выход первого дешифратора соединен с первыми входами пятнадцатого и шестнадцатого элементов И, вторые входы которых соединены с выходом четырнадцатого элемента И, четвертый выход первого дешифратора соединен со вторым входом седьмого элемента. ИЛИ, пятый выход первого дешифратора соединен с единичным входом второго асинхрон ного RS-триггера,:единичный выход .которого соединен со.вторым входом девятнадцатого элемента И, седьмой выход первого дешифратора соединен с третьим входом одиннадцатого эле ": мента И, выход. регистра с единичным кодированием соединен с входом установки коэффициентов пересчета первой пересчетной схемы, вход которой .. соединен с выходом второй пересчет- . ной схемы, вход второй пересчетной схемы соединен с выходом пятнадцатого элемента И, кроме того, выход второй пересчетной схемы соединен с четвертыми входами первого и вось-, мого элементов И, а выход первой пересчетной схемы соединен с пятымвходом первого элемента И, установочные входы первой, второй и третьей пересчетной схем соответственно соединены с выходом кнопки ."Исходное

1 состояние и с выходом шестого элеи

Мента ИЛИ, первый выход второго деИзобретение относится к вычис= .лительной технике и может быть ис пользовано для решения с заданной точностью неоднородных линейных и нелинейных дифференциальных уравнений с переменными коэффициентами.

Известно устройство для решения дифференциальных уравнений, .содержащее регистр функции, регистры производных, регистры приращений функции, приращений производных и приращений аргумента, регистр старшей производной, регистры постоянных и переменных коэффициентов, блоки анализа, триггеры знака, :блок правления, коммутатор, блок ,сдвига и блок элементов ИЛИ 1). шифратора соединен с первыми входами .семнадцатого и восемнадцатого эле,ментов И, вторые входы которых сое динены с выходом четырнадцатого элемента И, выход семнадцатого элемента И соединен с входом третьей пересчетной схемы. выход которой соепинен с третьим входом тринадцатого злемента И, к первому входу блока подключен информационный вход регистра с единичным кодированием, ко вто" рому входу блока подключен первый вход шестого элемента ИЛИ, к третьему входу блока подключен второй вход .шестого элемента ИЛИ и второй выход блока, к четвертому входу блока под1ключен нулевой вход первого асинхрон ного RS-триггера, к первому выходу блока подключены нулевой выход первого дешифратора, второй и третий выходы второго дешифратора, ко вто рому -выходу" блока подключены третий .вход блока, седьмой выход первого

:дешифратора и выход восемнадцатого

;элемента И, к третьему выходу бло-

;ка подключен нулевой выход первого ! .дешифратора, к четвертому выходу .блока подключены нулевой и шестой, выходы первого дешифратора, к пятому вь1ходу блока подключен нулевой выход первого дешифратора,. к шестому выходу блока подключены нулевой

;и первый выходы первого дешифратора, к седьмому выходу блока подключены .первый, второй .и пятый выходы первого дешифратора, выходы k элементов И группы, выходы седьмого элемента ИЛИ, шестнадцатого и девят,:надцатого элементов И и выходов первой пересчетной схе мые

В этом устройстве решение одно-:родного линейного дифференциального уравнения с постоянными коэффициентами

Ь) . (и-<)

У а,, У +...+a„Y +а Y .(1) (2) при начальных условиях у i (-i) о о о о (3) происходит путем вычисления числовых значений частичных сумм (Wt) h" 1 (и) ("

Y. =У + .; +Y) +Y) — 1, (4)

1+ j ° ("

1023340 и-л

„(и и (и1 и +л f 1 7п 1)1 ьУ „= bY .+... + b „Y(° °

1 У. - b Y. фбg Ч соответственно рядов Тейлора

1 — х ) „ "< „ ) z Y(N> ) )х K >Ð

1--0

) 1 для каждой точки интервала j+1, где

j =0 —: r-1, с шагом

h= hx- — z х "х

> (6) йричем количество точек r такое, что выполняется условие h<1.

Числовые значения частичных сумм (4) соответственно представляют.числовые значения функции Y1qq, являющейся решением уравнения (1), и пРоизвоДных У л,...,V „л .в точке

1+1 интервала.

При решении уравнения (1} устройство работает в трех последовательных во времени режимах.

В первом режиме формируются и вычисляются числовые значения переменных коэффициентов

h1 ь. — —, 1 i! для 1=1,2,..., n

Всего за время решения уравнения (1) вычисления в этом режиме выполняются один раз.

Во втором режиме формируется и вычисляется числовое значение старшей производной

Ь) ь-")

Y. =а Y +... +a

В третьем режиме формируются и .вычисляются числовые значения функции и производных

= Y + Yj++q

У1+л = Y1 +ьУ,л

=у>)-л +gv". л лбЛ j+4

> в точке j+1 интервала. Для этого первоначально формируются и вычисля ются числовые значения приращений функции и производных У „=Ь V.. +... +Ь „V ° +Ь У., („ ) (>)1 в точке j аргумента.

Всего за время решения уравнения (1} вычисления в этом режиме выполняются r раз. в точке j+1 интервала.

Всего за время решения уравнения (1) вычисления в этом режиме выполняются r раз.

Известно, что точность вычислений с использованием ряда Тейлора

10 при заданной величине шага зависит от количества членов в частичной сумме, посредством которой этот ряд Тейлора представляется. Чем больше количество членов будет содержать15 ся в частичной сумме, тем с большей точностью будет получен результат.

Поскальку количество членов в частичных суммах (4) соответственно равно n+1, и, ..., 1, где n — поря20 док решаемого уравнения (l), то при заданной величине шага h. точность вычисления числовых значений производных Y „,..., У(илл) в данной

1 л-л точке интервала понижается с каждым повышением их порядка, что понижает точность вычисления числового значения функции Улбл в последующей точке интервала. Кроме того, чем ниже порядок и, тем с меньшей точностью будет вычислено числовое значение функции Y л. Следовательно, неодинаковое количество членов в частичных суммах (4) обуславливает:в устройстве понижение точности решения уравнения (1) в каждой последующей точке интервала, а зависимость количества членов в частичной сумме, представляющей функцию Y.„, от порядка решаемого уравнения (1) обуславливает в устройстве зависи4() мость точности решения уравнения (1) от его порядка.

В связи с тем, что количество