Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее матричный накопитель, группы ключей, дешифраторы и первую программируемую логическую матрицу, причем входы первого и второго дешифраторов являются соответственно адрестными входами устрой :тва, отличающееся тем, что, с целью повышения надежности устройства, в него введены вторая программируемая логическая матрица, схема сравнения, коммутаторы, группы пороговых усилителей , измерительные элементы и группы нагрузочных элементов, выходы которых соединены с шиной нулевого потенциала, причем входы нагрузочных элементов первой группы подклюЧены к адресным выходам строк матричного накопителя, адресные входы строк которого соединены с выходами первого коммутатора, входы которого подключены соответственно к выходам ключей первой и второй групп, первые входы ключей первой группы подключены к выходу первого измерительного элемента и входам пороговых усилителей первой группы, первые входы ключей второй, группы соединены с. выходом . второго измерительного элемента и входами пороговых усилителей второй группы, вторые входы одних из,ключей первой и второй групп подключены к I выходам первого дешифратора, вторые I входы других ключей первой и второй групп соединены соответственно с выходами первой программируемой логической матрицы, входы которой подключены к входам первого дешифратора, первые входы ключей третьей и четвертой групп соединены соответственно с выходом третьего измерительного элемента и входами пороговых усилителей третьей группы и с выходе чет (Л вертого измерительного Элемента и входами пороговых усилителей четвертой группы, вторые входы одних из , ключей третьей и четвертой групп подключены к выходам второго дешифратора , а вторые входы других ключей третьей, и четвертой групп - к выходам второй программируемой логической матрицы, входы которой соединены с входами второго дешифратора, выю ходы ключей третьей и четвертой групп со со со со подключены к входам второго кс 1мутатора , выходы которого соединены с адресными входами столбцов матричного накопителя, адресные выходы столбцов которого подключены к входам нагрузочных элементов второй группы, выходы пороговых усилителей соединены с одними Из входов схемы сравнения, выходы и другой вход которой и вхо .ды измерительных элементов являются соответственно выходами, входом контрольного кода адреса и входами напряжения выборки устройства.

СОЮЗ СОВЕТСКИХ

С9ЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

5(50 6 11 С 11 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

/ К ABTOPCHGMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3377903/18-24 (221 07.01.82 (46) 15.06.83. Бюл.922 (72) Ю.A. Розанов, Ю.В. Балахонов и А;Н. Цурпал (71) Московский ордена Ленина и ор» дена Октябрьской Революции энергетический институт (53) 681.327(088.8) (56) 1.. Самофалов К.Г., Корнейчук В.И.

Городний A.В. Структурно-логические методы повышения надежности запомиаающих устройств. 1976, с.65-68, рис.22-25.

2. Патент США 9 4051354, кл. кл.364-900, опублик. 1977 (прототип). (54)(57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее матричный накопитель, группы ключей, дешифраторы и первую программируемую логическую матрицу, причем входы первого и второго дешифраторов являются соответственно адрес-. ными входами устройства, о т л ич а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены вторая программируемая логическая матрица, схема сравнения, коммутаторы, группы пороговых усилителей, измерительные элементы и группы нагрузочных элементов, выходы которых соединены с шиной нулевого потенциала, причем входы нагрузочных элементов первой группы подключены к адресным выходам строк матрич.ного накопителя, адресные входы строк которого соединены с выходами первого коммутатора, входы которого подключены соответственно к выходам ключей первой и второй групп, первые входы ключей первой группы подключены к выходу первого измерительного эле,Я0„„1023393 А мента и входам пороговых усилителей первой группы, первые входы ключей второй. группы соединены с выходом . второго измерительного элемента и входами пороговых усилителей второй группы, вторые входы одних из.ключей первой и второй групп подключены к ! выходам первого дешифратора, вторые входы других ключей первой и второй групп соединены соответственно с выходами первой программируемой логической матрицы, входы которой подключены к входам первого дешифратора, первые входы ключей третьей и четвертой групп соединены соответственно с выходом третьего измерительного

Ф элемента и входами пороговых усили- @ телей третьей группы и с выходом чет. вертого измерительного элемента и входами пороговых усилителей четвертой группы, вторые входы одних из ключей третьей и четвертой групп подключены к выходам второго дешифратора, а вторые входы других ключей третьей, и четвертой групп — к вы- р ы ходам второй программируемой логичес-, кой матрицы, входы которой соединены с входами второго дешифратора, вы- ф ) ходы ключей третьей и четвертой групп; подключены к входам второго коммутатора, выходы которого соединены с ад- фф ресными входами столбцов матричного,уи накопителя, адресные выходы столбцов которого подключены к входам нагру- ф„1 зочных элементов второй группы, выходы пороговых усилителей. соединены с одними из входов схемы сравнения, выходы и другой вход которой и вхо- 3 ь ды измерительных элементов являются соответственно выходами, входом контрольного кода адреса и входами напряжения выборки устройства.

1023393

Изобретение относится к вычисли- I тельной технике, в частности к эапц минающим устройствам, и может быть использовано в системах дискретной обработки информации с повышенной надежностью, 5

Известно запоминающее устройство,,в котором применяется метод контроля тракта дешифрации выбранных адресных шин в контрольный код адреса с последующим сравнением с внешним 10 контрольным кодом адреса (11 .

Недостатками устройства являются большая избыточность и малое быстродействие, являющиеся следствием сложности шифратора. 15

Наиболее близким техническим решением к данному изобретению является запоминающее устройство, содержащее накопитель, состоящий из основных и резервных запоминающих элементов, ключи выборки основных и резервных строк и столбцов, дешифраторы основных строк и столбцов „ формирователь запрета выборки основных столбцов, программируемую логическую матрицу, общую шину устройства, входные и выходные шины устройства f2) .

Недостатками устройства являются отсутствие контроля. правильности работы адресных цепей и тракта де- ЗО шифрации, усложнение электроники обрамления накопителя и логики ввода-вывода, кррме того, необходимость адресации каждого дефектного запоминающего элемента усложняет 35 структуру ПЛМ и увеличивает ее аппаратурный объем, что снижает надежность запоминающего устройства.

Цель изобретения - повышения на1дежности запоминающего устройства. 4g

Поставленная цель достигается тем, что в запоминающее устройство, содержащее матричный накопитель, группы ключей, дешифраторы и первую программируемую логическую мат- 45 рицу, причем входы первого и второго дешифраторов являются соответственно адресными-.:входами устройства,,введены вторая программируемая логическая матрица,.схема сравнения, коммутаторы, группы пороговых усилителей, измерительные элементы и группы нагрузочных элементов, выходы которых соединены с шиной нулевого потенциала, причем входы нагрузочных элементов первой группы подключены к адресным выходам строк матричного накопителя, адресные входя строк которого соединены с выходами первого коммутатора, входы которого подключены соответственно 60 к выходам ключей первойи второй групп первые входы ключей первой группы подключены к выходу первого измерительного элемента и. входам пороговых усилителей первой группы, первые входы ключей второй группы соединены с выходом второго измерительного элемента и входами пороговых усилителей, второй группы, вторые входы одних из ключей первой и второй групп,подключены к выходам первого дешифратора, вторые входы других ключей первой и второй групп соединены соответственно с выходами первой программируемой логической матрицы, входы которой подключены к входам первого дешифратора, первые входы ключей третьей и четвертой групп соединены соответственно с выходом третьего измерительного элемента и входами пороговых усилителей третьей группы и с выходом четвертого измерительного элемента и входами пороговых усилителей четвертой группы, вторые входы одних из ключей третьей и четвертой групп . подключены к выходам второго дешифратора, а вторые входы других ключей третьей и четвертой групп — к выходам второй программируемой логической матрицы, входы которой соединены с вхо;дами второго дешифратора,выходы клю;чей третьей и четвертой групп подклю чены к входам второго коммутатора, выходы которого соединены с адресными входами столбцов матричного накопителя, адресные выходы столбцов которого подключены к входам нагрузочных элементов второй группы, выходы пороговых усилителей соединены с одними из входов схемы сравнения, выходы и другой вход которой и входы измерительных элементов являются соответственно выходами, входом контрольного кода адреса и входами напряжения выборки устройства.

На фиг.1 приведена функциональная схема предложенного устройства; на фиг.2 - функциональные схемы наиболее предпочтительных вариантов выполнения схемы сравнения и групп пороговых усилителей соответственно.

Предложенное запоминающее устройство содержит матричный накопитель 1, состоящий из основных и резервных запоминающих элементов, первую 2 и вторую 3 группы нагрузочных элементов, первый 4 и второй 5 коммутаторы, первую группу ключей 6, предназначенных для выборки строк накопителя, первый измерительный элемент 7, например резистор, первую группу пороговых усилителей 8, первый дешифратор 9, первую программыруемую логическую матрицу 10, вторую группу ключей 11, предназначенных для выборки строк накопителя, второй измерительный элемент

12, например резистор, вторую группу пороговых усилителей 13, третью группу ключей 14, предназначенную:для выборки столбцов накопителя; третий измерительный элемент 15, например, 1резистор, третью группу пороговых

393

3 1023 усилителей 16, второй дешифратор 171 вторую программируемую логическую .матрицу 18, четвертую группу ключей 19 предназначенных для выборки столб цов накопителя, четвертый измеритель . ный элемент 20, например резистор, четвертую группу пороговых усилителей 21 и схему сравнения 22 с входами

23-31. На фиг.1 обозначено, вход контрольного кода адреса 32 устройства, выходы 33 и 34, адресные входы 35 и 10

Зб и вход напряжения выборки 37 устройства.

Схема 22 сравнения содержит (фиг.2) первый элемент ИЛИ 38, первый элемент И 39, второй элемент ИЛИ 40, вто- f 5 рой элемент И 41, третий элемент

ИЛИ 42,.первый .43 и второй 44 сумматоры по модулю два, элемент И-HE 45, четвертый 46 и пятый 47 элементы. ИЛЙ.

Каждая из групп пороговых усилителейсодержит (фиг.3) первый 48 и второй

49 пороговые усилители с разными порогами срабатывания.

Коммутаторы 4 и 5 могут .быть выполнены на основе коммутирующих элементов, которые могут быть удалены путем например, механического разрушения, пережигания лучом лазера и т.ц.

Программируемые логические матрицы

10 и 18 могут быть выполнены, например, на основе элементов ИЛИ-НЕ и -З0 ключей с коммутирующими перемычками, которые могут устраняться механическим способом, пережиганием лучом лазера и т.п.

Устройство работает следующим об- 35 разом.

Коррекция постоянных неисправностей.

После изготовления устройства производится его контроль и диагности-40 ка с целью обнаружения и локализации всех неисправностей. В случае обнаружения неисправностей, приводящих к неправильной работе дешифраторов, неисправностей запоминающих элементов 4 . накопителя 1, ключей 6,11,14 и 19 (фи1.11 и т.д. производится удаление соответствующего коммутирующего эле мента в коммутаторах 4 и 5 соответствующих строке и.столбцу, в которы..: обнаружен дефект. Лдрес дефектной строки записывается в матрицу 10, а адрес дефектного столбца - в матрицу 18..В процессе работы устройства при обращении по адресу, содержащему дефектные элементы в строке 55 и столбце накопителя 1, происходит выборка исправной строки> столбца из резервных строк и столбцов накопителя 1, При этом дефектные стро- ки и столбцы не выбираются, так как 60 цепи их выборки разомкнуты путем удаления соответствующих коммутирующих элементов в коммутаторах 4 и 5.

Рассмотрим три режима работы устройства в период эксплуатации: при отсутствии обращения, обращение при о-.сутствии дефектов в устройстве, об ращение при Наличии дефектов в устройстве, при следукших условиях.

При подаче на входы 36 определен-, ной комбинации кода адреса строки и столбца соответственно формируется положительный потенциал на одном из выходов клвчей б и 11 и на одном из выходов ключей 14 и 19., а остальные выходы имеют нулевой потенциал. Положительные потенциалы с выходов выбранных ключей 6,11,14 и 19 через коммутаторы 4 и 5 подаются на адресные входы накопителя 1, с которого по адресным шинам передаются на входы нагрузочных элементов 2 и 3 соответственно.

При подаче на входы 35 кода адреса, содержащего четное число единиц, происходит выборка одной из строк накопителя 1, подключенных к ключам б (если нечетное, то выбирается одна из строк, подключенных к ключам 11)

При подаче на входи 36 кода адреса, содержащего четное число единиц, происходит выборка одного из столбцов накопителя, подключенных к ключам 14 (если нечетное, то внбирается столбец, подключенный к ключам 19) .

При подаче на входы 35 и 36 кода адреса, содержащего четное число единиц, на входе 32 формируется уровень логического нуля, при нечетном числе единиц - единичный уровень положительного потенциала.

Работа групп пороговых усилителей возможна в трех случаях: при отсутствии обращения, при выборе одного из ключей 6,11,14 и 19, при выборе более чем одного из ключей 6,11,14 и 19.

В первом случае при отсутствии обращения все ключи 6 и 11 ъакригы.

При этом все напряжение выборки, подаваемое на вход 37 через измерительный элемент 7, будет приложено к входу усилителей 8. Пороги первого 48 и второго 49 (фиг.3) пороговых усилителей 8 выбраны так, что в этом случае ни один из них не срабатывает и на их выходах будет напряжение, соответствующее уровню логического нуля.

Во. втором случае при открывании одного из ключей б от внешнего источника напряжения выборки (на фиг.1 не показано ) по входу 37 через измерительный элемент 7, открытый из ключей 6, соответствуюций коммутирующий элемент коммутатора 4, адресную шину накопителя 1, соответствующий из нагрузочных элементов 2 и общую шину нулевого потенциала поте.чет ток. При этом на вход усилителей

8 поступает напряжение меньшее, чем в первом случае, на.величину падения напряжения на измерительном эле1023393 менте 7. Происходит срабатйванне первого 48 из усилителей 8, на выходе которого появляется еднничный уровень положительного потенциала н второго 49 из усилителей 8, при этом напряжение не срабатывает и 5 на его выходе по-прежнему уровень логического нуля.

В третьем случае при открывании более чем одного из ключе 6 (.неправильная работа устройства) rio входу 1О

37 через измерительный элемейт 7, открытый из ключей 6, соответствующие коммутирующие элементы коммутатора 4, адресные шины накопителя 1, соответствующие из нагрузочных эле- 15 ментов 2 и шину нулевого потенциала потечет ток больший, чем во втором случае; При этом на входе усилителей

8 будет приложено напряжение меньшее, чем во втором случае. Происхо- ;р дит срабатывание первого 48 и второго 49 усилителей, на выходах которых появляются единичные уровни положительного потенциала.

Работа устройства при отсутствии обрацения.

Прн отсутствии обращения и дефектов все ключи 6 и 11 (Фиг.1) закрыты.

При этом все напряжение выборки через измерительные элементы 7 и 12 соответственно поступает на входы усилителей 8 и 13, на выходах которых уста- навливается уровень логического нуля.,Это напряжение подается на соответствующие входы схемы сравнения 22, откуда поступает на входы элемента

И 39 (фиг.2), элементов ИЛИ 40 и 46 и первый вход сумматора 44. На выходах усилителей 16 и 21 будет уровень логического нуля, который поступает на соответствукщие входы схемы срав- 40 нения 22, а оттуда на входы элемента

И 41, элементов ИЛИ 42, ИЛИ 47 и второй вход сумматора 44. На вход 31 схемы сравнения 22 в этом случае подается контрольный код адреса, соот- 45 ветствующий уровню логического нуля.

При этом на выходах элементов И 39 и 41, элементов ИЛИ 38, 40 и 42 устанавлйвается уровень логического нуля.

На выходе элемента И-HE 45 устанавливается единичный уровень положительного потенциала.

Работа устройства при обращении и отсутствии дефектов в устройстве.

При подаче на входы 35 и 36 определенной кодовой комбинации происходит открывание одного из. ключей 6, если код адреса строки содержит четное число единиц. На выходе усилителя 48 (фиг.3) группы усилителей 8 появляется единичный уровень поло- 40 жительного потенциала, à íà его выходе 24 - уровень логического нуля.

Аналогично при выборке столбца на выходе первопо из усилителей (фиг.1) появляется единичный уровень положительного потенциала, а на выходе второго усилителя 16 - уровень логического нуля. На выходах усилителей 13 и 21 будут уровни логического нуля, которые поступают на соответствую» щие входы схемы сравнения 22, на выходах 33 и 34 которой будут сформированы в этом случае уровни логического нуля, сигнализирукицие о правильной работе устройства и об отсутствии дефектов в устройстве. Если код адреса строки и столбца содержит нечетное число единиц, положительный потенциал появляется соответственно на выходе первого из усилителей 13 и на выходе первого из усилителей 21. На выходах остальных усилителей - уро- вень логического нуля. При этом иа выходах 33 и 34 будут сформированы уровни логического нуля, сигнализирующие о правильной работе устройства и об отеутствии дефектных строк и столбцов в накопителе 1.

Работа устройства при обращении и наличии дефектов в устройстве.

При подаче на. входы 35 и 36 îïðåделенной кодовой комбинации происходит а) открывание более чем одного из ключей 6. При этом на выходах усилителей 8 устанавливаются единичные уровни положительного потенциала, которые поступают на входы схемы сравнения 22. Единичный уровень с входа 24 через элементы

ИЛИ 40 и 38 (фиг.2) поступает на выход 33, сигнализируя о неправильной работе устройства. При этом на выходе 34 будет уровень нулевого потенциала, который сигнализирует об отсутствии дефектных строк и столбцов в накопителе 1.

При открывании более чем одного из ключей 11 (фиг.1) на выходх усилителей 13 появляются единичные уровни положительного потенциала. Единичный уровень с выхода второго из усилителей 13 через элементы ИЛИ 40 и 38 поступает на выход 33, сигнали зируя о неправильной работе устройства. При этом на выходе 34 будет уровень нулевого потенциала, сигнализирующий об отсутствии дефектных строк и столбцов в накопителе 1, При открывании одного из ключей

6 и одного из ключей 11 на выходах 23 и 25 усилителей 8 и 13 установится единичный уровень положительного потенциала, а на выходах 24 и 26 усилителей 8 и 13 будет уровень логического нуля. Единичные уровни поступают на первый и второй входы элемента И 39, на выходе которого сФормируется единичный уровень, который через элемент ИЛИ 38 поступает на выход 33, сигнализируя о неправильной работе устройства. На вы1 0.2339 3 ходе 34 будет уровень логического нуля, сигнализирующий об отсутствии дефектных стр к и столбцов в накопителе 1.. Работа устройства при не- исправностях,в цепях выборки строк осуществляется аналогично. 5

Если при обращении к устройству не произошло .выборки ни .одной строки накопителя 1, то- в этом случае на вЫходах усилителей 8 и 13 будут уровни логического нуля, которые поступа- t0 ют на входы элемента ИЛИ 46, на выходе которого установится уровень логического нуля. При этом незави- симо от того, какой уровень установится на выходе элемента ИЛИ 47, íà )5 выходе элемента И-НЕ 45 установится уровень логической единицы, сигнали-. зирующий,об отсутствии обращения к строке или столбцу накопителя 1. Лналогично работает устройство и при 20 отсутствии обращения к столбцам и .при отсутствии обращения одновременно к.строкам и столбцам накопителя 1, При этом установка единичного уровня на выходе 34 будет осуществляться по сигналу с выхода элемента ИЛИ 47 при неисправности в цепях выбора. строк и одновременно по выходам элементов. ИЛИ 46 и 47 при неисправностях и.цепях выбора строк и столбцов.

Правильность обращения к адресным шинам строки.и столбца накопителя 1, исправность входных адресных цепей и правильность приема кода адреса осуществляется проверкой на с впадение.контрольного кода адреса, по- $5 даваемого по вхаду 32 на второй вжд сумматора 43, и признака четности фактически выбранных строк и столб-цов накопителя 1 (формирователь сиг-. налов четности условно не ноказан)-. .40

При этом возможны следующие случак.

В@ли код адреса строки и код адреса столбца содержат четное число единиц,единичныЕ уровни положительного потенциала появляются на выходах 23 и 27 усилителей 8 и.16. Эти сигналы поступают иа входы сумматора 44, на выходе которого..формируется нулевой уровень, поступающий на первый вход сумматора 43, на второй вход которого приходит .нулевой уровень конт рольного кода адреса. На- выходе сувиатора 43 будет сформирован уровень ну- . ля - Отсутствие Ошибки.

-Если код адреса строки и код адреса столбца содержат нечетное число единиц, на выходах 23 и 27 усилителей 8 и 16 будут уровни логического нуля. На выходе сумматора 44 сформируется также уровень логического нуля. На второй вход сумматора 43 в этом случае приходит нулевой уро" вень со входа 32 и на выходе сумматора 43 формируется уровень нуля - отсутствие ошибки.

Код адреса строки содержит четное, а код адреса столбца нечетное число единиц. При этом контрольный код адреса на входе 32 будет иметь уровень логической единицы. На выходе сумматора 44 будет также сформирован единичный уровень, так как на выходе 23 усилителей 8 будет единичный уровеиь а. на выходе 27 усилителей 16 - нулевой. На выходе сумматора 43 будет сформирован нулевой уровень - отсутствие ошибки.

Код адреса строки содержит нечетное, а код адреса столбца четное число единиц. При этом коитролъный код адреса на входе 32 будет иметь уровень логической единицм. На вы- . ходе сумматора .44 будет также сформирован единичный уровень, а на выходе суьиатора 43 нулевой уровеньотсутствне ошибки.

При несовпадении признаков контрольного кода адреса на входе 32 и внутреннего признака четности иа выходе 33 схемы сравнения 22 появляется единичный уровень напряжения, сигналнзирующий о неправильной работа устройства.

Предлагаемое устройство позволяет осуществлять замену дефектных строк и столбцов на резервные в накопителе

1 без снижении быстродействия устройства, производить оперативный контроль исправности и правилъности работы адресных цепей и тракта дешифра-. ции, правильности приема кода адреса, что значительно поживает надежность работы устройства, а также позволяет формировать сигнал на выходе 34 об обращении к дефектньви строкам и столб. цам накопителя 1, который может Вать использован для управления внешним устройством, осуществляющим подключение вместо дефектных строк и,стаабцов накопителя 1 исправных ие виеа него резерва, в случае, если раз®раных строк и столбцов накопитаая % i оказалось недостаточно для уетрамаиия всех дефектов устройства. Оюймжтельная .простота и регулярность. етрФктуз9 ры устройства делают его реализуееаве методаъж микроэлектроники с поааавенньзи коэффициентом вюсода годиюс мзде лий. Технико-экономическое нреимуе щество предложенного устройства за ключается в его более высокой иайекности по сравнению с прототипом.

1023393

1023393

Составитель Т. Зайцева .Редактор К. Волощук Техред O.Íåöå Корректор В. Бутяга

Заказ 4221/37 Тираж 594 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35,. Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4