Накопитель для ассоциативного запоминающего устройства

Накопитель для ассоциативного запоминающего устройства

Иллюстрации

Показать все

Реферат

 

НАКОПИТЕЛЬ ДЛЯ АССОЦИАТИВНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА, содержащий матрицу ассоциативных элементов пгшяти, шины данных и разрешения записи и логические блоки, каждый из которых содержит элементы И и элементы НЕ, причем 6д{ин из входов и выход каждого ассоциативного эле. мента, памяти каждой строки матрицы , --:: подключены соответственно к шине адреса и шине результата сравнения, а другие входы каждого ассоциативного элемента памяти каждого столбца подключены к информационна шинам, отличающийся тем, что, с. целью повышения надежности, накопителя , в кёикдый логический блок введен элемент памяти, причем первый входы элемента памяти и первого элемента И и вход первого элемента НЕ .подключены к шине данных, выходшервогр элемента НЕ подключен к первому входу второго элемента И, вторые и третьи входы элементов И соединены соответственно с выходами второго элемента 5 НЕ и элемента памяти, второй вход ко торого и вход второго элемента НЕ подключены к шине разрешения записи, выходы элементов И подключены к информационным шинам. кэ со DO СО Л

СОЮЗ СОВЕТСНИХ

СОЦ)4АЛИСТИЧЕСНИХ

РЕСПУБЛИК (5н G 11 C -15/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ б

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВ (21) 3386248/18-. 24 . (22) 28.01.82 (46) 15.06;83, Бюл. 9 22 (72) В.A.Ëåìåíòóåâ и Г. М.Попова (71) Ордена Ленина институт проблем управления (53) 681.327 (088.8) (56) 1. Авторское свидетельство СССР

В 615543,. кл. G 11 С 15/00, 1976..

2. Авторское свидетельство СССР

В 898504, кл. 6 11 С 15/00, 1980 .(прототип). (54)(57) нАкОпитель длЯ АссОциАтиВНО1О 3AGOMHHAIOQjEFO уСТРОИСТВА, со.держащий матрицу ассоциативных элементов памяти, шины данных и разрешения записи и логические блоки, каждый из которых содержит элементы И и элементы НЕ, причем оДин из входов и выход каждого ассоциативного эле-мента. памяти каждой строки матрицы

„SU„„1023396 А подключены соответственно к шине адреса и шине результата сравнения, а другие входы каждого ассоциативного элемента памяти каждого столбца подключены к информационным шинам, отличающийся тем,-что, с целью повышения надежности, накопителя, в каждый логический блок введен элемент памяти, прйчем первый входы элемента памяти и первого элемента И и вход первого элемента НЕ подключены к шине данных, выход.,первого элемента НЕ подключен к первому входу второго элемента И, вторые и третьи входы элементов И соединены соответственно с выходами второго элемента

НЕ и элемента памяти, второй вход ко-Е торого и вход второго элемента НЕ подключены к шине разрешения записи, выходы элемент в И подключены:к информационным шинам.

1023396

1р

Изобретение относится к вычислительной техннке и может быть использовано в качестве элемента ассоциативного поля в ассоциативных запоминающих устройствах и ассоциативных процессах с параллельной и последо- 5 вательно поразрядной обработкой данных.

Известен накопитель для ассоциативного запоминающего устройства содержащий ассоциативные лчейки, каждая из которых содержит элемент памяти, выходы которого подключены к входам элемента сравнения, причем адресные входы элементов памяти ивыходы элементов сравнения ячеек каждой строки ассоциативной матрицы подключены соответственно к шине адреса и шине сравнения данной строки, а Ьдноименные информационные входы элементов памяти и сравнения ассоциативных ячеек каждого столбца ассоциативной матрицы подключены к соответствующим информационным шинам данного столбца ассоциативной матрицы (1) .

Недостатком этого накопителя является его сложность вследсТвие боль» шого числа элементов ассоциативной ячейки и большого числа внешних выводов.

Наиболее близким техническим ЗР решением к данному изобретению является накопитель для ассоциативного запоминающего устройства, содержащий матрицу ассоциативных элементов памяти и логические блоки по числу столбцов матрицы, каждый иЗ которых содержит элементы И-НЕ и НЕРАВНОЗНАЧНОСТЬ, причем входы первого элемента И-НЕ и элемента

НЕРАВНОЗНАЧНОСТЬ подключены к ин- 4р формационным шинам матрицы, а выходы †.к входам второго элемента И-НЕ, выход которого является контрольным выходом накопителя I2J .

Недостатком известного накопи- 45 теля является невысокая достоверность считываемой информации, что снижает надежность накопителя.

Цель изобретения — повышение надежности накопителя.

Поставленная цель достигается тем, что в накопитель для ассоциативного запоминающего устройства, содержащий матрицу ассоциативных элементов памяти, шины данных и разрешения записи и логические блоки,55 каждый из которых содержит элементы И и элементы НЕ, причем один иэ входов и выход каждого ассоциативного элемента памяти каждой строки матрицы подключены соответственно бр к шине адреса и шине результата сравнения, а другие входы каждого ассоциативного элемента памяти каждого столбца подключены к информационным шинам, в каждый логический блок введен элемент памяти, при- чем первые входы элемента памяти и первого элемента И и вход первого элемента НЕ подключены к шине данных, выход первого элемента НЕ подключен к первому входу второго элемента И, вторые и третьи входы элементов И .соединены соответственно с выходами второго элемента HE и элемента памяти, второй вход которого и вход второго элемента НЕ подключены к шине разрешения записи, выходы элементов И подключены к информационным шинам, На фиг. 1 представлена функциональная схема накопителя для ассоциативного запоминающего устройства, на фиг. 2 - функциональная схема ассоциативного элемента памяти.

Накопитель содержит (фиг. 1) ассоциативные элементы 1 памяти, образующие матрицу, информационные шины

2 и 3, шины адреса 4 и результата сравнения 5, первые б и вторые 7 элементы И, первые 8 и вторые 9 зле менты НЕ, элементы 10 памяти с входами 11 и 12 и выходом 13, шины 14 данных и шину 15 разрешения записи.

Элементы И 6 и 7, элементы HE 8 и 9 и элемент 10 памяти., относящиеся к одному столбцу матрицы, образуют соответствующий логический блок накопителя.

Ассоциативный элемент 1 памяти (фиг. 2) содержит элемент 16 памяти с адресным входом 17, информационными входами 18 и 19, прямым 20 и инверсным 21 выходами, элемент 22 сравнения с входами 23 и 24 данных, информационными входами 25 и 26 и выходрм 27.

Накопитель функционирует следующим образом.

Все операции - записи, опроса и .считывания — осуществляются за два такта. Во время первого такта - маскирования — производится предварительный выбор столбцов, которые во время второго такта будут участвовать в той или другой ассоциативной операции б

Выбор столбца производится следующим образом. От внешнего регистра маски (на фиг. 1 не показан) на шины

14 подаются сигналы маски, которые поступают на входы 11 элементов 10 .. памяти. При поступлении единичного сигнала, подаваемого на шину 15, на входы 12 элементов 10.памяти„ производится запись в- элементы 10 памяти информации, соответствующей сигналам маски. Если сигнал маски, подаваемый на шину 14 какого-либо столбца, соответствует логической "1", То на выходе 13 элемента 10 памяти того же столбца появляется единичный сигнал, который поступает на входы элементов И 6 и 7. Это состояние элемен1023396

3 та .10 памяти означает, что столбец выбран и может участвовать ва втором такте в ассоциативных операциях. Ес, ли сигнал маски соответствует логическому "0", то на выходе 13 элемента 10 памяти данного столбца дей- 5 ствует нулевой сигнал и элементы И

6 и 7 будут закрыты. Прн этом данный столбец не может участвовать в ассоциативных операциях. Одновременно сигнал, подаваемый на шину 15, щ проходя через элементы HE 9, закрывает элементы И 6 и 7 и блокирует прохождение сигнала по шинам 14 .на информационные шины 2 и 3.

Во время второго такта на шине

15 действует нулевой сигнал и на соответствующих входах элементов И б и 7 устанавливаются единичные уровни сигналов. При опросе по "1" (или записи "1") ва шину 14 данного столбца подается единичный сигнал,. и так как при этом на всех входах элемента И б выбранного столбца действуют единичные сигналы, на информационной шине 2 устанавливается также единичный уровень сигнала. На информационной шине 3 при этом сохраняется нулевой уровень, так как на . выходе элемента НЕ 8 и следовательно ва выходе элемента И 7 действуют нулевые сигналы. Таким образом, при on-30 .росе по- "1" (или.записи "1") на ин-, формационных шинах 2 и 3 выбранного столбца устанавливается код "1,0".

При опросе по "0" (или записг "0") ка шину 14 подается сигнал логичес- 35 кого "0". На выходе элемента. И 6 сохраняется нулевое состояние, а на выходе элемента И 7 устанавливается единичный уровень сигнала, и таким образом, ва информационных шинах 2 и 3 выбранного столбца матрицы устанавливается код "0,1".

В невыбранвых столбцах матрицы на информационных шинах 2 и 3 во время второго такта сохраняются нулевые сигналы (код "0,0").

Установка кода на информационных шиках 2 и 3 производится одновремен» . но и.независимо во scex выбранных столбцах матрицы.

Операция записи в ассоциативной 50 матрице производится параллельно по столбцам и строкам. На шины 4 .адреса всех выбранных строк подают:ся единичные сигналы, которые поступают ва адресные входи 17 элементов 55

16 памяти (Фиг. 2). На информационные входы 18 и 19 элемента 16 памяти поступают сигналы с соответствующих информационных шин 2 и 3. Результат конъюнкции сигналов в виде взаимно дополняющих сигналов записывается в элементе 16 памяти, которые через его прямой и инверсный выходы 20 и 21 подаются на входы

23 н 24.данных элемента 22 сравнения. В невыбранвых строках или столбцах запись не производится.

Операция опроса в ассоциативной матрице также производится параллельно по столбцам и строкам. При опросе шины 4 адреса находятся в состоянии логического "0". Код опроса в виде взаимно дополняющих сигналов подает« . ся с информационных шин 2 и 3 на информационные входы 25 и 26 элемента

22 сравнения. На другие входы 23 и

24 элемента 22 сравнения при этом уже поданы сигналы от одноименного элемента 16 памяти. В результате элемент 22 сравнения, реализуюмий, например, функцию равнозначности, вырабатывает на выходе 27 сигнал сов-. падения кода опроса, поданного на шину 14 с информацией, хранимой в соответствующем элементе 16 памяти данной строки. Сигналы с выходов 27 элементов 22 сравнения ассоциативных ячеек данной строки поступают на шину 5 той же строки, ва которой формируется дизъюнктивный сигнал совпадения во всех ассоциативных элементах памяти выбранных столбцов данной строки.

Операция считывания в ассоциативной матрице выполняется последовательно по столбцам и параллельно по стро-. кам. При считывании данных одного столбца произвОДитсЯ выбор .этого столбца и маскирование остальных

1 столбцов матрицы. Далее производится опрос выбранного столбца по "1" и результат считывания одного разряда всех строк матрицы формируется на соответствующих шинах 5. Производя последовательный выбор начиная, например,, с самого правого всех столб цов ассоциативной матрицы и повторяя . операцию опроса по "1" каждого выбранного столбца, с выходов шин 5 считывают последовательные коды всех чисел, записанных в строках матрицы.

Технико-.экономическое преимущество описанного накопителя заключается

s его более высокой надежности по сравнению с прототипом. 1023396

Составитель В.Рудаков

Редактор К.Волощук Техред c,мигунова Корректор В.Бутяга

Заказ 4221/37 Тираж 594 Подписное

ВНИИПИ Государственного комитета СССР .но делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4