Круговой интерполятор

Круговой интерполятор

Иллюстрации

Показать все

Реферат

 

КРУГОВОЙ ИНТЕРПОЛЯТОР,, содержащий первый накопительный сумматор подключенный первыми информационйыкм входами к выходам первого, второго и третьего блоков элементов И, соединенных пе{эвыми входами с соответствующими первыми выходами логического блока, подключенного вторым выходом к сбросовому входу первого накопительного сумматора, третьими выходами к первым входам четвертого и питого блоков элементов И, первым входом - к выходу генератора импульсов, третьим и четвертым выходами соответственно к суммирующему и вычитающему входам / первого регистра, а пятым и шестым выходами соответственно - к суммирующему и вычитающему входам второго регистра , отли чающийся тем, что, с целью повышения точности и расширения области применения интерполятора , в него введены схема сравнения, два блока инверторов, комбинационный сумматор и второй накопительный сумматор , соединенный первыми ииформаци . юнными входами с выходами четвертого. , и пятого блока элементов И; вторым информационным входом и сбросовым входом соответственно - с четвертым ц пятым выходами логического блока, а выходами -с вторыми входами первого блока элементов И и с первыми входами схемы .сравнения, подключенной вторыми входами к выходам первого накопительного сумматора и к вторым входам пя ,того блока элементов И, а выходом .к второму входу логического блока, связанного седьмым выходам с управ- . ляющим входом первого блока инверS торов, подключенного информационными входами к выходам первого регистра, а выходами - к вторым входам третьего блока элементов И и к первым входам комбинационного сумматора, соединенного знаковым выходом с третьим входом логического блока, информационными выхода 1 - с вторыми входами четвер- Ю того блока элементов И, а вторыми входаj ми - с вторыми входами второго блока i 4 элементов И, с выходами второго блока 00 00 инверторов, связанного управляющим входом с восьмым выходом логического блока, а входами - с информационными выходами второго регистра, подключенного знаковым выходом к четвертому входу логического блока, соединенного пятым входом со знаковым выходом первого регистра,а шестым входом - к шине Пуск, причем второй вход первого накопительного сумматора подключен к четвертому выходу логического блока.

СО1ОЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„SU„„1024880

g g G 05 S 19/413

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТЙЙ

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

tI BBTOPCKOIIV CBBBFIBIlBCTBV (21) 3405029/18-24 (22) 11.03.82 (46) 23..06.83, Бюл. и 23 (72) Н.С.Анишин, А.С.Анишин, В.Г.Гарькуша и В.И.Тимофеева (71) Куйбышевский государственный университет (53) 621.50.355(088.8) (56) 1. Авторское свидетельство СССР

N 714356, кл. G 05 В 19/18, 1978.

2. Числовое программное управле" ние стайками. Сб. под ред. И.С.Агур" ского. И., "Машиностроение", 1966, с.179, рис,80 (прототип).

4 (54)(57) КРУГОВОЙ ИНТЕРПОЛЯТОР,; содержащий первый накопительный сумматор, подключенный первыми информационйыми входами к выходам первого, второго и третьего блоков элементов И, соединенных первыми входами с соответствующими первыми выходами логического блока, подключенного вторым выходом к сбросовому входу первого накопительного сумматора, третьими выходамик первым входам четвертого и пятого блоков элементos И, первым входом - к выходу генератора импульсов, третьим и четвертым выходами соответственнок суммирующему и вычитающему входам первого регистра, а пятым и шестым выходами соответственно - к суммирующему и вычитающему входам второго ре- гистра, отличающийся тем, что, с целью повышения точности и расширения области применения интерполятора, в него введены схема сравнения, два блока инверторов, комбинационный сумматор и второй накопительный сумматор, соединенный первыми информационными входами с выходами четвертого, и пятого блока элементов И; вторым информационным входом и сбросовым входом соответственно - с четвертым и пятым выходами логического блока, а выходами -с .вторыми входами первого блока элементов И и с первыми входами схемы .сравнения, подключенной вторыми входами к выходам первого накопительного сумматора и к вторым входам пя; того блока элементов И, а выходом.к второму входу логического блока, связанного седьмым выходом с управ- . ляющим входом первого блока инвер- Я торов, подключенного информационными входами к выходам первого регистра, а выходаии - к вторым входам третьего блока элементов И и к первым входам комбинационного сумматора, соединенного знаковым выходом с третьим входомлогического блока, информационными выходами - с вторыми входами четвертого блокаэлементов И,а вторыми входа- (Я ми - с вторыми еходами второго блокаt фь, элементов И, с выходами второго блока (" О инверторов, связанного управляющим входом с восьмым выходом логического блока, а входами " с информационными выходами второго регистра, подключенного знаковым выходом к четвертому входу логического блока, соединенного пятым входом со знаковым выходом перво-., го регистра,а шестым входом - к шине

"Пуск", причем второй вход первого накопительного сумматора подключен к четвертому выходу логического блока.

Изобретение относится к вычислительной технике, а именно к устройствам отображения графической информации на дисплеях или графостроителях, а также к устройствам программного управления станками.

В этих устройствах входные данные (координаты начальной точки) реобра" зуются в унитарный код импульсов, действующих по каждой координате и распределенных во времени так, чтобы траектория рабочего органа была 6ы наилучшей аппроксимацией дуги окруж" ности, проходящей через начальную точку и имеющей радиус, равный рас" стоянию от нее до центра координат.

Известен круговои интерполятор, содержащий регистры координат, сумматоры, логические схемы,, вентильные схемы занесения Чисел, гЕнератор тактовых импульсов 1

Недостатком такого интерполятора является небольшая точность аппрокси» мации, неравномерность линейной ско" рости подачи рабочего органа, что в конце концов влияет, например, на точность обработки деталей, Наиболее близким техническим решением к изобретению является круго" вой интерполятор, содержащий регистры текущих координат, накопительные.сумматоры, логический блок определения знака, тактовый генератор, вентильные схемы Занесение чисел (е1

К недостат кам известного устройства относятся значительная методическая погрешность аппроксимации, достигаю" щая. одного шага интерполяции, и не" равномерность (достигающая 1 41 раза) линейной скорости подачи при обработ" ке детали. Кроме того, интерполятор может работать только в первом квад- ранте (при положительных координатах х иу), Целью изобретения является повышение точности и расширение области применения интерполятора.

Поставленная цель достигается тем, что в круговой интерполятор, содержа" щий первый накопительный сумматор, подключенный первыми информационными входами к выходам первого, второго и третьего блоков элементов И, соединенных первыми входами с соответствующими первыми выходами логического блока, подключенного вторым выходом к сбросовому входу первого накопительного сумматора, третьими выходами - к первым входам четвертого и пятого

24880 блоков элементов И, первым входомк выходу генератора импульсов, третьим и четвертым выходами соответственно - к суммирующему и вычитающему выходам первого ре ги стра, а пятым и шестым выходами соответственно - к суммирующему и вычитающему вхоДам второго регистра, введены схема сравнения, два блока инверторов, комбинационный сумматор и второй накопительный сумматор, соединенный первыми информационными входами с выходами четвертого и пятого блока элементов И, вторым информационным входом и сбросовым 5 входом соответственно - с четвертым и пятым выходами логического блока, а выходами " с вторыми входами первого блока элементов И и с первыми входами схемы сравнения, подключенной

2 вторыми входами к выходам первого накопительного сумматора и к вторым входам пятого блока элементов И, а выходом - к второму входу логического блока, связанного седьмым выходом с

25 управляющим входом nepeoro блока инверторов, подключенного информацион-" ными входами к выходам первого регистра, а выходами - к вторым входам третьего блока элементов И и к первым

ЗО входам комбинациьнного сумматора, соединенного зйаковым выходом с третьим . входом логического блока, информационными выходами " с вторыми входами четвертого блока элементов И, а втоЗ рыми входами - с вторыми входами второго блока элементов И, с выходами второго блока инверторов связанного управляющим. входом с восьмым выходом логического блока, а входами - с ин4О формационными выходами второго регистра, подключенного знаковым выходом к четвертому входу логического блока, соединенного пятым входом со знаковым выходом первого регистра, а шестым

4 входом - к вине Пуск, причем второй вход первого накопительного сумматора подключен к четвертому выходу логического блока.

Предложенная конструкция интерпоо лятора обеспечивает его работу с выдачей координатных импульсов под каждый импульс генератора тактовых импульсов по координате, модуль величины которой меньше и оптимальное (в смысле минимума погрешности) рас-. пределение импульсов по координате, модуль величины которой больше. Логический блок осуществляет слежение за разностью модулей отклонения двух

/ с

3 1024880 прогнозируемых положений от окруж- Выходы второго и третьего блоков ности (одно из них связано с возмож- элементов И 9 и 8, объединяясь пораз" ным движением по одной координате, рядно, связаны с входами первого

ДРУГОЕ -no ДВУМ,т.Е. ПО дИаГОНаЛИ), (п+1) "разрядного накопительного сумполу жмой а выходе схемы сравнения, матора 11, выход которого поступает и, выбрав меньше из них, задает движение на второй вход схемы сравнения !2 и в одно из двух положений, т.е. либо через (n4 1)-разрядный блок элементов выдает импульс йо одной, либо — им- И 13, объединяясь старшими разряда" пульсы по обеим координатам (по диа- ми с выходами п-.ðàçðÿäíîãî блока эле"

1в ментов И 10 поступают на вход вто"

На фиг.1 дана структурная схема . Рого (и+1.)"разрядного накопительного интерполятора; на фиг.2 - 4 - cooT» сумматора 14, выход которого соединен ветственно блок-схемы логического с первым входом схемы сравнения 12, и блока, блока инверторов и схемы срав- через (n+1)-разрядный блок элементов

1з,И 15 - на вход сумматора 11. РУговой интерполятор содержит пер- Интерполятор работает следующим вый и второй регистры l и 2, суммирую- образом, щие входы. 3 первого и второго регист- В исходном состоянии накопительные ров, вычитающие входы 4 первого и сумматоры 11 и 14 сброшены в "0" а

t второго регистров, первый и второй в в регистры 1 и 2 занесены координаты блоки инверторов 5 и 6, комбинацион- начала круговой траектории (относиный.сумматор 7,третий блок элементов тельно центра круга). второй блок элементов И 9, чет- 0о сигналу "Пуск" поступающему иа вертый блок элементов И 10, первый вход 23 логического блока IS высокий

Ф ° акопительныи сумматор 11, схему срав-рз потенциал, дифференцируясь с помощью нения 12.пятый блок элементов И 13, цепочки 49, через элемент ИЛИ 44 и второй накопительный сумматор 14, выход 41 производит установку в сопервый блок элементов И 15, генератор стояние "+1" и "+2" накопительных импульсов 16, первый вход 17 логичес- сумматоров 11 и 14 соответственно. кого блока, логический блок 18, вто- Очередной импульс от тактового герой, третий, пятый, четвертый, шестой нератора 16,пройдя открытый элемент входы 19-23 логического блока, пер- И 43, поступает на вход линии задержвый, шестой, седьмой, восьмой выходы ки 48 и, пройдя на вход R триггера 47

24"29

9 логического блока, управляющие устанавливает его в "О". Кроме того, у 9 входы 30 и 31 первого и второго блока он проходит .на вход 36 и разрешает инверторов; первые выходы 32-34 логи-: перепись числа с выхода комбинационческого блока; третьи выходы 35 и 36 ного сумматора 7, равного разности логического блока; второй выход 37 ло- модулей координат +(х) и +(у) с теми гического блока, пятый выход 38 логи- или иными знаками, задаваемыми блокаческого блока, сбросовые входы 39 и 40 ми инверторов (знака) 5 и 6 в завипе в рвого и второго накопительных сумма. симости от квадранта, через блок эле40 торов; четвертый выход 41 логического . ментов И 10 на подсуммирование накоблока, вторые входы 42, первого и вто- пительным сумматором 14. Причем подрого накопительных сумматоров. Логи- суммирование производится со сдвигом / ческий блок 18 содержит первые (двух- на один разряд влево т.е. фактически фЯ ф ° Ф входовые) элементы И 43, первые we- подсуммируется величина 2(+/х/+/у/). менты ИЛИ 44, вторые (трехвходовые) Кроме того, этим же сигналом с выхода элементы И 45, элементы HE 46, RS- элемента И 43 в накопительный сумма" триггер 47, линию временной задержки тор 11 через блоки элементов И 9 или

48, дифференцирующую цепь 48, схемы 8 подсуммируется 2х или 2у в зависиСЛОЖЕНИЕ ПО МОДУЛЮ ДВА 50. Блоки ин- мости от того, что больше по модулю верторов 5. и 6 содержат вторые (двух- у или х. Это определяется l-й и 2-й входовые) элементы ИЛИ 51, элементы логическими схемами СЛОЖЕНИЕ ПО ИОДУЗАПРЕТ 52, схемы СЛОЖЕНИЕ ПО МОДУЛЮ ЛЮ ДВА 50, входами которых являются

ДВА 53, третьи элементы И 54. знак х, знак у и знак их разности, снимаемые через входы 21, 22 и 20 лоСхема сравнения 12 со е гического блока 18 с регистров 1 и 2 инвертора 55, четвертые элементы ,И 56, третьи элементы И И и комбинационного сумматора 7. В зависимости от сигнала на выходе 2-й

1024880 схемы 50 открывается либо один, либо том времени,,необходимого на одно поддругой логический элемент 43, которые суммирование числа к сумматору 11 и 1 4. и пропускают сигнал на выход 32 или Интерполятор может быть реализован на

33, Они соединены с синхровходами интегральных микросхемах, а также на (и-Разрядных) блоков элементов И 9 и 5 МИС или СИС.

8; прОпускающих числа на вход накопи- 8 основу алгоритма цифрового круготельного .сумматора 11, вого интерполятора положен принцип

Установившиеся после суммирования движения либо по диагонали (т.е, им-, эначения с сумматоров 11 и 14 подают- пульсы есть по обеим координатам), ся на вход схемы сравнения 12, кото- 0 .если меньшее по модулю число находит, рая сравнивает содержимое обоих сумма. ся во втором накопительном сумматоре торов по модулю и выдает сигнал "1", 14, либо по координате, модуль велиесли содержимое первого сумматора 11 чины которой меньше (т.е, импульс есть больше содержимого .второго сумматора только по этой координате), если мень14. Этот сигнал поступает через вход 1э шее число по модулю находится Hà пер"

19 в логический блок 18 через соот- вом сумматоре 11. Числа, находящиеся ветству сщий логический элемент 43, в сумматорах, пропорциональные простробируемый сигналом с первого Ilpo» гнозируемым отклонениям траектории, межуточного выхода линии задержки, от окружности при двух возможных прона запуск логических элементов, фор" 20 должениях движения (по диагонали или мирующих приращение + X и +6y> кото" вдоль одной иэ координат), рые поступают через выходы 24-27 на Так происходит на каждом такте . вход увеличения или уменьшения теку» вплоть до такта, когда текущие коррщих значений координат, содержащихся динаты достигнут конечных значений, s регистрах 1 и 2„ Эти сигналы прира- >> .,задаваемых извне, Элементы этого срав- щений являются выходами интерполято" нения на фиг. 1 не гоказаны. ра. Кроме того, сигнал с выхода логи- Благодаря применению вновь ввеческого элемента И 43 поступает на денных блоков (сумматоры, инверторы

4 вход триггера 47 где он запоминается знака, схема сравнения) снижена метона время одного такта. дическая погрешность вдвое, она не

Сигнал с второго промежуточного более 0,5 шага интерполяции, коэффивхода линии.задержки 48 обеспечивает циент неравномерности снижен с 1,41 через выход 37 или 38 сброс Ь "0" то до 1, l2 (т.е. с -1 2тдо Д/2). Кроме го накопительного сумматора (из 11 и того, предлагаемый интерполятор мо14), модуль числа в котором больше. 35 жет работать в любом квадранте, т,е.

Это делается с помощью соответствую" при любых знаках текущих координат, щих элементов И 43, управляемых выхо- в том числе и переходя из квадранта дами триггера 47, запомнившего соот- в квадрант.. ношение этих значений в данном такте. Методическая (в том числе и макСигнал с тРетьего пРомежУточного 40 симальная) погрешность снижена в два выхода линии задержки 48 с помощью раза, Это позволяет, например, высоответствующих элементов И 43 обес, брать шаг вдвое больше и, таким обрапечивает занесение меньшего. числа од- эом, ускорить процесс интерполяции .ного из сумматоров в другой, KoTopblN беэ какого-либо ухудшения качества перед этим был сброшен в "0". Это 45 обработки или изображения.

BblllollHRBTcH-под управлением тригге- Более равномерное поступление имра 47. пульсов, а соответственно и более рав- .

Выходной сигнал с линии задержки номерная скорость обработки позволяет

48 через логический элемент ИЛИ 44 до- отказаться от дополнительных узлов бавляет через выход 41 и входы 42 сум. ð модуляции яркости луча ЭЛТ, улучшает маторов "1" к значению первого сумма" динамические характеристики систем тора 11 и "2" - второго сумматора 14. программного. управления.

Величина линии задержки 48 должна улучшает также качество изображебыть выбрана не больше периода такто- ния на экране ЭЛТ за счет лучших дивых импульсов генератора 16 за выче-, намических свойств интерполятора.

1024880

1024880

102488

ВНИИПИ Заказ 4392/43 Тираж 874 Подписное

I филиал flAIl "Патент", r. Ужгород, ул. Прое„тная,