Устройство для адресации блоков памяти

Устройство для адресации блоков памяти

Иллюстрации

Показать все

Реферат

 

СОЮЗ GOBETCHHX

Э,рц

РЕСПУБ.ПИН (5р G 06 Р 13 00

ОПИСАНИЕ ИЗОБРЕТЕН

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОС ЩАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2l) 3253841/18-24 (22) 31,12.80 (46) 23,06.83. Бюл. М 23 (72) В, В. Меркуль, А. Н. Виталисов, Г. А. Вольский и B. А. Фомичев (53) 681,3 2(088.8) (56) 1.Пржиялковский И.В.и Ломов Ю.С.Òåàнические и программные срепства единой системы ЭВМ.М., Статистика, 1980,с.65-67, 2. Авторское свидетельство СССР

l4 764518, кл, Cj 06 В 13 00, 1980 (прототип) . (54)(57) УСТРОЙСТВО ДЛЯ АДРЕСАЦИИ

БЛОКОВ ПАМЯТИ, содержащее ll переклю« чатепей отключения блоков памяти (llчисло блоков памяти), 0 элементов. И, шину адресов, причем выход -го переключателя отключения блоков памяти сое динен с первым входом i -го аанмента

Иотлнчающееся тем, что,с целью повышения надежности и расширения технический характеристик,оно содержит rl регистров условных адресов, схем сравнения, дешифратор кодов, мулы иплексор задания адреса, регистр задания адреса и счетчик синхроимпульсов, при этом выход j -го элемента И соединен с информационным входом < -го регистра

„„Я0„„1024926 условного адреса, входы сброса регистров условных адресов объедийены и соединены с входом сброса устройства, выход j -го регистра условного адреса соединен . с первым входом q -й схемы сравнения, вторые входы. схем сравнения соединены с выходом регистра адреса, вход которого соединен с шиной адреса устройства, выходы схем сравнения являются управлякицими выходами устройства, счет— ный вход счетчика синхроимпульсов соединен с синхровходом устройства, а вход установки — с входом сброса устройства, выход счетчика синхроимпульсов соединен с входом деши ратора кода и управляющим входом мультиплексора задания адреса, выходы деширратора кодов с первого по и -й соединены с вторыми входами со» ответствующих элементов H„Tperbm sxoды которых соединены с выходом регистра С., задания адресов, вход сброса которого соединен с входом сброса устройства, а ф информационный вход соединен с выходом ф мультиплексора задания адреса, информаци онные входы мультиплексора задания адреса соединены с выходами соответствукхцего переключателя отключения блоков памяти, Ю

1 024926

Изобретение относится к вычислитель ной технике, в частности к устройствам управления основной памятью.

Известно устройство управления оперативной памятью, состоящей из большого числа логических блоков, Реконфигурация блоков памяти при выходе из строя одного иэ них осуществляется вручную с помощью группы многопозиционных переключателей (1) .

Недостатком устройства является наличие многопоэиционных переключателей которые снижают показания надежности устройства.

Наиболее близким по технической сущ- 15 ности к изобретению является устройство управления памятью, содержащее и первключателей (й -число блоков оперативной памяти), и блоков сравнения, эле- . ментов И и триггеров пуска, коммутатор, элемент ИЛИ-НБ, триггер недействительности адреса и и блоков оперативной памяти, при атом первый выход i -го переключателя соединен с первым входом

-го блока, сравнения, выход которого подключен к первому входу < -го элемента И, выход которого соединен с входом

-го триггера пуска и -м выходом элемента ИЛИ»НЕ, выход которого подключен к входу триггера недействитежь- 30 ности адреса, выход которого является управляющим выходом устройства, второй выход < -ro переключателя подключен к второму входу i -го элемента И, вторые входы блоков сравнения подключены к выходу коммутатора, первый и второй входы которого явщпотся соответственно первым и вторым входом устройства, выход g -го триггера пуска соединен со вхо дом пуска j -го блока памяти (2 . 40

Недостатком известного устройства является наличие многопоэиционных переключателей, обладающих невысокой надежностью. Кроме того, необходимо всегда иметь с собой инструкцию цо пользованию пере- 5 ключателями, чтобы не набрать ложную конфигурацию оперативной памяти, несоответствующую действительной памяти.

Цель изобретения -повышение нацежности а также расширение технологических характеристик устройства за счет полуавтоматического задания адресов блоков памяти.

Поставленная цель достигается тем, что в устройство для адресации блоков памяти, с одержащее 0 переключателей

55 отклкчения блоков блоков памяти (fl число блоков памяти), 8 элсментов И, шину адреса причем, выход, 1 -го переключателя отключения блоков памяти

l соединен с первым входом 1 -го элемента И, введено П регистров условных адресов, И схем сравнения, дешв ратор. кодов, мельтиплексор задания адресов, регистр задания адресов и счетчик синхроимпульсов, при этом выход у -го элемента И соединен с информационным входом

-го регистра условного адреса, входы сброса регистра адресов обьединены и соедине. ны с входом сброса устройства, выход j -ro

f регистра условного адреса соединен с пер. вым входом < -ой схемы сравнения, вторые входы схем сравнения соединены с выходом регистра адресе, вход которого соединен с шиной адреса устройстве, выходы схем сравнения являются управляющими выходами устройства, счетный вход счетчика синхроимпульсов соединен с синхровходом устройства, а вход установки - с входом сбросе устройства, выход счетчика синхроимпульсов соединен с входом дешифратора кода и управляющим входом мультиплексора задания адреса, выходы дешифратора кодов с первого по р -й соединены с вторыми входами соответствующих алементов И, третьи входы соедине,ны с выходом регистра задания адреса, вкоа сброса которого соепинен с входом сброса устройства, а информационный вход соединен с выходом мультиплексора задания адреса, информационные входы мультиплексора задания адреса соединены с выходами соответствующего переключателя отклю чения блоков памяти. Ha чертеже приведена функциональная схема предлагаемого устройства.

Устройство для адресации блоков памяти содержит переключатели l отключения блоков памяти, счетчик 2 синхроимпульсов, дешифратора 3 кодов мульти1 плексор 4 задания адреса, регистр 5 задания адреса, регистр 6 условных адресов, элемент И 7, регистр 8 адреса и схему 9 сравнения.

Принцип работы устройства основан на присвоении неотключенным блокам памя- ти последовательно-непрерывных адресов в общей системе адресации памяти.

Устройство может работать в режиме присвоения условных непрерывных адресов неотключенным блокам памяти и режиме выбора блока при обращении к памяти, Режим присвоения условных непрерывных адресов неотключенным блокам памяти осуществляется, следующим образом, Производится отключение модулей памяти путем установки соответствующих переключателей l в нулевое положение.

102492 6 4

Сигналом "сброс производится, установка Таким образом, на регистре 6 условв нулевое состояние счетчика 2 синхроим- ных адресов, соответствующих включенным пульсов регистра 5 задания адреса и

6 блокам памяти устанавливаются непрер ыврегистров условных адресов. На счет- ные коды адресов, соответствующие посный вход счетчика 2 синхроимпульсов > ледовательно изменяющимся кодам на ре . поступает синхросерия сигналов, и axoabr гистре 5. дешифратора 3 и мультиплексора 4 возбуждаются последовательно кодам с aux Режим выбора блока при обращении дов счетчика 2 синхроимпульсов. Таким . к памяти осуществляется путем сравнения образом, на выходе, мультиплексора 4

t0 на схемах 8 кодов условньпе адресов, появляются единичные сигналы в моменты установленных на регистрах 6, с кодом времени, соответствующие кодам поряд- адреса на регистре 8. B случае совпадековых номеров переключателей 1, вхлю-, ния данных кодов на схеме 9 в адресную ченных в единичное состояние (неотклю-. систему 1 -го блока памяти поступает ченных), так как информационные входы 5 сигнал, разрешакиций возбуждение блока мультиплексора 4 соединены с выходами памяти с 1 -го управляющего выхода соответствующих переключателей 1. устройства.

Следовательно, на регистре 5 последовательно устанавливаются коды порядко- Таким образом, изобретение позволяет вых номеров неотключенных блоков памя- 2О заменить многэпозиционные переключатели ти. При совпадении на элементах И 7 на двухпозиционные, чем повышается единичных сигналов с выхода дешифратора надежность устройства, а также

Э и пе ключателя 1 ре лючателя 1 код, установленный позволяет присваивать номерареконфигуна регистре 5, устанавливается на соот- рируемым блокам памяти попуавтоматичесветствующем регист е 6. ующ р стре

25 ки, чем исключаются ошибки операторов.

ВНИИПИ Заказ 4397/46

Тираж 706 Поппксное

Фнлнан ППП Патент", г,Ужгород, ул. Проектная,4