Устройство для дискретной регулировки фазы

Устройство для дискретной регулировки фазы

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ ДИСК- . РЕТНОЙ РЕГУЛИРОВКИ ФАЗЫ, содержащее первый, второй и третий tJK -триггеры , счетчик и элемент блокировки, причем 3 гвходы второго и третьего ОК -триггеров соединены с шиной ло- . рической единицы устройства, К-входы второго и третьего JK -триггеров подключены соответственно к прямому и инверсному выходам первого JK -триггера , а прямые выходсд второго и третьего ЗК -триггеров соединены с соответствующими попарно объединенными первыми и вторыми Э и К-входами первого , DK -триггера, С-вход которого подключен к С -входу счетчика и к шине синхронизации устройства, а прямой выход первого ЗК -триггера подключен к управляющему входу счетчика , выход которого соединен с выходной шиной устройства, о т л ичающееся тем, что, с целью повышения быстродействия при (Сдвиге фазы нг1 несколько дискретов, в него введены два RS-триггера и два элемента И, причем S-входы первого и .второго Я5-триггеров соединены соответственно с шинами исключения и добавления устройства, R -входы первого и второго ЯS -триггеров подключены к выходу элемента блокировки , прямые выходы первого и второго R9 -триггеров соединены с S -входами соответственно второго и .третьего ЛК -триггеров, С-входы которых подключены к выходам соответственно первого и второго элементов И,, прямые выходы второго и третьего К-триггеров .подключены .к первым входам соответственно первого и второго элементов И, инверсные выходы второго и третьего tJK -триггеров соединены соответственно с первым и вторым входами элемента блокировки, вторые входы первого и второго элементов И подключены к третьему входу элемента блокировки и к шине синхронизации устройства, червертый вход элемента блокировки соединен с управляющей шиной устройства. 2. Устройстцр по п. 1, отличающееся тем, что элемент блокировки содержит элементы ИЛИ д И, делитель с переменным коэффициентом деления, дешифратор переполнения 1Ь-4 О причем первый и второй входы элемента ИЛИ соединены соответственно с SD первым и вторым входами элемента (блокировки, выход элемента ИЛИ подключен к первому входу элемента И, .. второй вход которого с.оединен с трег :. тьим входом элемента блокировки, вы-, .ход элемента И подключен к первому входу делителя с переменным коэффициен том деления, второй вход которогр соединен с четвертым входом элемента блокировки, а выход делителя с переменным коэффициентом деления подключен к .входу дешифратора переполнения , выход которого соединен с выходом элемента блокировки.

(1% (И) .

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

9f59 G 01 R 25 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИД,ЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OfHPlbfAO (21),3411919/18-21 (22) 24.03. 82 (46) 07. 07. 83. Вюл. 9 25 (72) В.С. Рабкин и С.В. Филатченков (53) 621.317.7(088.8) (56) 1. Авторское свидетельство СССР

9 516185, кл. Н 03 К 5/153, 1976.

2. Авторское свидетельство СССР

9 779904, кл. G 01 R 25/00, 1981 (прототип). I

{54)(57) 1. УСТРОЙСТВО ДЛЯ ДИСКРЕТНОЙ РЕГУЛИРОВКИ ФАЗЫ, содержащее первый, второй.и третий - К -триггеры, счетчик и элемент блокировки, причем 3 -.входы второго и третьего К -триггеров соединены с шиной ловической единицы устройства, Х -входы второго и третьего ЗК -триггеров подключены соответственно к прямому и инверсному выходам первого 3К -триггера, а прямые выходы второго и третьего 3К -триггеров соединены с соответствукщими попарно объединенными первыми и вторыми Э и К-входами первого, ЭК -триггера, С -вход которого подключен к С -входу счетчика и к шине синхронизации устройства, а прямой выход первого 1К -триггера подключен к управляющему входу счетчика, выход которого соединен с выходной шиной устройства, о т л и- . ч а ю щ е е с я тем, что, с целью повышения быстродействия при сдвиге фазы на несколько дискретов, в него введены два k5 --триггера и два.элемента И, причем В -входы первого и второго ЯЯ-триггеров соединены соответственно с шинами исключения. и добавления устройства, К -входы первого и второго К6 -триггеров подключены к выходу элемента блокировки, прямые выходы первого и второго

-триггеров соединены с Я -входа-ми соответственно второго и .третьего

ЭК -триггеров, С -входы которых подключены к выходам соответственно первого и второго элементов И,.прямые выходы второго и третьего М<-триг геров подключены .к первым входам соответственно первого и второго элементов И, инверсные выходы второго и третьего 3<--триггеров соединены соответственно с первым и вторым входами элемента блокировки, вторые входы.первого и второго элементов И подключены к третьему входу элемента блокировки и к шине синхронизации Я устройства, червертый вход элемента блокировки соединен с управляющей шиной устройства.

2, Устройствр по и. 1, о т л ич а ю щ е е с я тем, что элемент блокировки содержит элементы ИЛИ, д

И, делитель с переменным коэффициен- < том деления, дешифратор переполнения причем первый и второй входы элемента ИЛИ соединены соответственно с первым и вторым входами элемента блокировки, выход элемента ИЛИ под. ключен к первому входу элемента И,, второй вход которого соединен с тре-.. тьим входом элемента блокировки, вы-.. . ход элемента И подключен к первоМУ входу делителя с переменным коэффкциен. том деления, второй вход которого соединен с четвертым входом элемента блокировки, а выход делителя с переменным коэффициентом деления подключен к,входу дешифратора переполнения, выход которого соединен с выходом элемента блокировки.

1 1027639

Изобретение относится к импульсной технике и может быть использовано, в частности, в системах цифровой обработки сигналов.

Известны устройства дискретной регулировки фазы, содержащие счет- 5 чик, схему сраннения кодов и схему задания кода. Изменение фазы выходных импульсов достигается изменением кода в схеме задания кода g1g.

Недостатком известных устройств 1Q является низкое быстродействие, обусловленное значительной задержкой ° срабатывания сложной логической схемы сравнения кодов, что не позволяет реализовать устройство с быст . 5 родействием, максимально достижимым при выбранной элементной базе.

Наиболее близким к предлагаемому является устройство дискретной регулировки фазы, содержащее три

ЛК -триггера, счетчик, элемент блокировки 21.

Недостаток1 такого устройства состоит в невысоком быстродействии.

Так, сдвиг фазы на И дискретов устройство производит за время с э ) 38T<+ где Те>- период следования синхрсимпульбов, и — целое положительное число, Цель изобретения - повышение бы»стродействия при сдвиге фазы на не- 30 сколько дискретов.

Поставленная цель достигается тем, что в устройство для дискретной регулировки фазы, содержащее первый,, второй и третий 3К -триггеры, счет- З5 чик и элемент блокировки, причем -входы второго и третьего Ê -триггеров соединены с шиной логической . единицы устройства, К -входы второго и третьего 7К -триггеров подключены соответственно к прямому и инверсному выходам первого ЭК -триггера, а прямые выходы второго и третьего

3К -триггеров соединены с соответствующими попарно объединенными первыми и вторыми 3 и К -входами пер- 45 ного JK -триггера, С -вход которого подключен к C-входу счетчика и шине синхронизации устройства, а прямой выход первого 3К -триггера подключен к управляющему входу счет- 50 чика, выход которого соединен с выходной шиной устройства, введены два

-триггера и два элемента И, причем 6 -входы первого и второго

R,S -триггеров соединены соотнетст- 55 венно с шинами исключения и добавления устройства, R.-входы первого и второго R5 -триггеров подключены к выходу элемента блокировки, прямйе выходы первого и второго RS -тригге-, ров соединены с В -входами соответственно второго и третьего

ЗК -триггеров, С-входы которых подключены к выходам соответственно первого и второго элементов И, пря- мые выходы второго и третьего 3K"-spaz - 65 герон подключены к первым вхсдам соответственно первого и второго элементов И, инверснЫе выходы второго и третьего ".7К -триггеров соединены соответственно с первым и вторым входами. элемента блокировки, вторые входы первого и второго элементов И подключены к третьему входу элемента блокировки и шине синхронизации устройства, четвертый вход элемента блокировки соединен с управляющей шиной устройства.

При этом элемент блокировки содержит элементы ИЛИ, И, делитель с переменным коэффициентом деления и дешифратор переполнения, причем первый и второй входы элемента ИЛИ соединены соответственно -c первым и вторым входами элемента блокировки, выход элемента ИЛИ подключен к перво му входу элемента И, второй вход которого соединен с третьим входом элемента блокировки, выход элемента

И подключен к первому входу делителя с переменным коэффициентом деления, второй вход которого соединен с чет- .вертым входом элемента блокировки, а выход делителя с переменным коэф" фициентом деления подключен к входу дешифратора переполнения, выход которого соединен с выходом элемента блокировки.

На фиг. 1.показана блок-схема устройства; на фиг. 2 - блок схема элемента блокировки, на фиг. 3 - . временные диаграммы работы устройства.

Устройство содержит первый 3K -триггер 1 и счетчик 2, второй и третий 3К -триггеры 3 и 4, прямые выходы которых соединены соответственно с первыми и вторыми 3 и

g --входами первого 3К- -триггера 1, а инверсные выходы - с первым и вторым входами элемента 5 блокировки соответственно, выход которого подключен к R.-входам первого и второго Ю -триггеров б и. 7, выходы которых подключены к S -входам второго и третьего ЗК -триггеров 3 и 4, вторые входы первого элемента 8 И и вторые элементы 9 И подключены к шине синхронизации устройства и.объединены с третьим входом элемента 5 блокировки, с С -входами счетчика 2 и первого 3К -триггера 1, прямой выход которого подключен к управляющему входу счетчика 2 и к

K-.входу второго ЛК -триггера 3, инверсный выход первого ЭК -триггера

1 соединен с K -входом третьего

3К -триггера 4, первые входы первого и второго элементон 8 и 9 И подключены к прямым выходам второго и третьего 3К -триггеров 3 и 4 соответственно, выходы первого и второго элементов 8 и 9 подключены к С-входам второго и третьего 1К -триггеров

3 и 4, Э -входы которых соедине1027639 и логической "1" 5 вхо- первого и второго 7К -триггеров 1 ды первого и второго R5 -триггеров, !и 3 и.счетчика 2 (фиг. Зф,2,ti ), 6 и 7 являются соответственно шина- .так как на С -вход второго 3К -тригми "Исключение" и "Добавление" уст- гера 3 синхроимпульсы не поступают,. ро ства, и четвертый. вход элемента на 3 и К -входы первого 7К -тригге5 блокировки является управляющей 5 ра 1 подан логический с р шиной устройства, на которую посту- выхода второго Э р

ыхо а второго ЭК -триггера 3, à на>; пает информация о количестве дискре- управляющий (Т > д п авляющий (Т> вход счетчика 2 тов, на которые необходимо сдвинуть логический. "0" с пр пюго выхода перФазу, выход счетчика 2 является вы- зого Э -триггера 1. ходом устройства. 1О Логическая "1"., присутствующая

На Фиг. 2 представлен один из йа инверсном выходе второго 3К -тригвозможных вариантов построения эле- гера 3, поступает на первый вход мента 5 блокировки, который включа-, элемента 5 блокировки, на выходе коет. в себя последовательно соединен- торого появляется логический ".0" с

3 ные элемент 10 ИЛИ, элемент 11 И, де- g задержкой, равной рТси (фиг. д), литель 12 с переменным коэффициен- где И вЂ” количество дискретов, на котом деления и дешифратор 13 пере- торсе необходимо сдвинуть фазу; полнения, причем первый и второй Тси — период синхроимпул о е ио синх импульсов. Этот входы элемента 10 ИЛИ являются пер- сигнал подается на Я -вход первого вым и вторым входами .элемента 5 К -триггера 6 и переводит его в блокировки, второй вход элемента 11 состояние 0 (фиг. 34) ° Пр э

И является третьим входом элемента на -вход втдрого 3К, -триггера

5 блокировки, второй (управляющий) . 3 поступает логический "0", уста-, вход делителя 12 является четвертым навливающий второй ЭК -триггер 3 в входом элемента 5 блокировки, выход состояние "1" (фиг. 3 ), одновредешифратора 13 является выходом менно на выходе элемента 5 блокиров= элемента 5 блокировки. ки появляется логическая "1" (фиг.Зд) устройство работает следующим и открывается первый элемент 8 H..

Работа элемента 5 блокировки ripo-: .образом.

На С -входы первого 3К -тригге- исходит следующий образом. ра 1 и счетчика 2, вторые входы 3О . При установке второго ЭК -триг-: первого и второго элементов 8 и 9 гера 3 в состояние "0" после прихоИ и третий вход элемента 5 блокиров- да отрицательного импульса на шину ки поступают синхроимпульсы (фиг.3a). "Исключение"устройства.(фиг.Зб логичесВ исходном состоянии на прямых выхо- кая "1", поступающая с инверсного дах первого и второго kS -тригге- у выхода второго ЭК -триггера 3 черов 6 и 7 присутствуют логические рез элемент 10 ИЛИ, открывает эле"0". При этом на пряьых выходах мент 11 И, вследствие чего на первторого и третьего 3K -триггеров 3 вый (счетный) вход делителя 12 начни 4 присутствуют логические "1", рай- нают поступать синхроимпульсы,. на п авляющий вход делителя решающие переключение первого . второй (управляющи ) вход д

3К а 1 и устройство работа- 12 поступает кац, соответствующи

-триггера т е необет, как обычный счетчик с коэффици- . числу дискретов, на которые неоентом деления 2 Q, где Ксч -roe@- ходимо сдвинуть фазу входного сигфициент деления счетчика 2 (фиг, 3 - нала. Этот код мож р

Ч

Этот ко может вырабатыватьну исключения уст-45 лителя 12 можно использовать счетчик

При подаче на шину исключения уст фиг. ЗЯ отрицательного с начальной установкой. Сигнал на выройства фиг. 1 о р то а 13 кото и может и мпульса на прямом выходе первого ходе дешифратора 13, к ры

Я3 -триггера б устанавливается ло- представлять собой элемент И Е, е И-НЕ погический уровень "1" (фиг. 34) и пер- является в момент переполнения дели- вый 3К -триггер 3 начинает управлять-gg тели 12. ся по своим 1, К, и С-входам. На - При установке второго 3К -триггера 3 --входе второго 3К -триггера 3 пос- 3 в состояние "1" (фиг. 31) после

:тоянно присутствует логическая "1". появления сигнала на выходе элеС выхода элемента 5 блокировки на мента 5 блокировки устройство возК -вход первого.Q5 -триггера б пос- 55 вращается в исходное состояние и ратупает логическая 1". Первый ботает как обычный счетчик. К -триггер 1 периодически изменяет Тахим образом, в результате подасвое состояние (фиг. ЗЪ) и, когда чи на шину "Исклю.ение" устройства сигнал на его прямом выходе принима- отрицательного импульса (фнг. Çф Фает значение "1". второй .Ж -триггер за выходного сигнала счетчика 2 измеУ

60 1

3 следующим синхроимпульсом перево-, няется (замедляется) на 2/си /2К „ дится в состояние "0" (фиг. ЗЦ. Од- (фиг. 30.) . новременно в состояние "0" переводит« При подаче на шину "ДЬбавление" ,ся первый 3К -триггер 1 и закрываеъ устройства отрицательного импульса ся первый элемент 8 И. Очередной на прямом выходе. второго К5 -тригсинхроимпульс не изменяет состояния 65 гера 7 устанавливается логически1027639 уровень "1" (фиг. 3 э с) и третий

РК -триггер 4 начинает управляться по своим э, K и С-входам. На

Э-входе третьего ЭК -триггера 4 постоянно присутствует логическая "1".

С выхода элемента 5 блокировки на

Я -вход второго RS -триггера 7 поступает логическая "1" (фиг. ЗД).

Первый JK -трйггер 1 периодически изменяет свое состояние (фиг. 3 ) и, когда сигнал на его инверсном выходе 10 .принимает значение "1", третий

3К -триггер 4 следующим синхроимпуль- сом переводится в состояние "0" (фиг. 3 К). Одновременнд закрывается второй элемент 9 И, и первый ЭК -триг-$5 гер 1 переходит в состояние "1" (фиг. 3)). Очередной синхроимпульс не изменяет состояния первого триггера 1 {фиг. 3 ), так как на его

3 и К -входы подан логический "0" с .выхода третьего ЭК -триггера 4 не с 20

I изменяет состояния третьего 3К -триггера 4, так как на его C-вход не поступают синхроимпульсы, но в то . же время изменяет состояние счетчика 2 (фиг. ЗО.), так как на его управляющий (g) вход поступает логическая "1" с прямого выхода первого 3К -триггера 1.

Логическая "1", присутствующая на инверсном выходе третьего К -триггера 4, поступает на второй вход элемента 5 блокировки, на выходе которого появляется сигнал "0" с опережением, равным АВТОИ . Этот сигнал подается на R -вход второго 35

JK -триггера 7 и переводит его в состоЯние "0" (фнг. 3 ). При. этом на 9 -вход третьего gy, -триггера

4 поступает сигнал логического "0"

I устанавливающий его в состояние "1" (фнг. ЗК). Одновременно на выходе элемента 5 блокировки устанавливается состояние "1" (фиг. ЗД).

При установке третьего К,-триггера 4 в состояние "1" устройство возвращается в исходное состояние и работает как обычный счетчик.

Таким образом, в результате подачи на шину "Добавление" устройства с отрицательного импульса фаза выходного, сигнала счетчика 2 (фиг.Зв) изменяется (ускоряется) на фц/Д)(с

Время, необходимое для сдвига фазы на И дискретов,,полностью определяется частотой синхроимпупьсов и составляет (И+2)Т0и в предлагаемом устройстве (фиг. 3) Ь) и ЪиТ

° 3 t . est в известном. Выигрыш в быстродействии И, обеспечиваемый предлагаемым устройством, равен И

H+2

При,И = 4 устройство дает двухкрат- ный выигрыш по сравнению с известным устройством. Выигрыш возрастает с увеличением И, стремясь к 3. При этом предлагаемое устройство обладает быстродействием, максимально, реализуемым при выбранной элементной базе, т.е. равным быстродействием отдельного взятого триггера и работоспособно при подаче несинхронизированных управляющих сигналов.

1027639

ВНИИПИ Заказ 4732/49 Тираж 710 Подписное

Филиал ППП "Патент", г.Ужгород,ул.Проектная,4