Устройство для вычисления логарифма

Устройство для вычисления логарифма

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЛОГАРИФМА, содержащее блок выделения старшего разряда, шифратор, блок сдвига, сумматор, первый элемент И и первый элемент НЕ, причем вход устройства соединен с входом блока выделения старшего разряда и информационным входом блока сдвига, управляющий вход которого соединен с выходом блока выделения старшего разряда и входом шифратора, а-и выход (i 1,2,,..,7) блока сдвига ; соединен с первым входом 1-го разряда сумматора, выходы шифратора и сумматора являются выходами устройства , отлич ающееся тем, что, с целью повышения точности, в него введены первый и второй элементы И-НЕ, второй элемент И, второй, третий и четвертый элаченты НЕ, элемент И с инверсным входом, группа элементов И и группа элементов И с инверсным входом,.причем выход первого разряда блока сдвига соединен с первым входом первого элеменга И-НЕ, первым входом второго элемента И, инверсным входом элемента И с ийверсным входсмл и через первый элемент НЕ с первым входом второго элемента И-НЕ, второй вход которого соединен с выходом второго разряда блока сдвига и через второй элемент НЕ с вторым входом первого элемента И-НЕ, третий вход которог.о соединен через третий элемент НЕ с выходом третьего разряда бл еж а сдвига и третьим входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И, второй вход которого coejE tHeH с выходом первого элемента й-НЕ, выход первого элемента И соединен с вторым входом второго элемента И, прямьм входе Элемента И с инверсным входом и через четвертый элемент НЕ с вторыми входами четвертого, шестого и седьмого разрядов сумматора, выход элемента И с инверсны входом соединен с первыми входами элементов И группы , выход второго элементами соединен с пря1 1Ш1ми входами элементов И с инверсными входами гругты, выход j-ro разряда блока сдвига, j 2,3,4, 5, соединен с инверсным входом

. СОЮЗ СОВЕТСКИХ

»»IW»OIl Ч»

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ «»»ю ю»м»»

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ и ОТКРЫТИЙ (21) 3405031/18-24 (22) 11.03.82 (46) 07.07.83. Бюл. 9 25 (72) Н.С. Анишин, A.Ñ. Анишин

И В.И. Тимофеева (71) Кубанский государственный университет (53) 681. 325(088,8) (56) 1., Авторское свидетельство СССР

9 813414, кл. G 06 F 7/556, 1980.

2. Авторское свидетельство СССР

В 744560, кл. G 06 Р 7/556, 1978 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ЛОГАРИФИА, содержащее блок выделения старшего разряда, шифратор, блок адвига, сумматор,.первый элемент

И и первый элемент НЕ, причем вход устройства соединен с входом блока выделения старшего разряда и информационным входом блока сдвига, управляющий вход которого соединен с выходом блока выделения старшего разряда и входом шифратора, i-й выход (i = 1,2,...,7) блока сдвига, соединен с первык входом i-го разряда сумматора, выходы шифратора и сум= матора являются выходами устройства, отличающееся тем, что, с целью повышения точности, в него введены первый и второй элементы И-НЕ, второй элемент И, второй, третий и четвертый элементы ЙЕ, элемент и с инверсным входам, группа элементов И и группа элементов И с инверсным входом,,причем выход первого разряда блока сдвига соединен с первым входом первого элемента..SU„„7 21 А

И-НЕ, первьм входом второго элемента И, инверсным входом элемента И с инверсными входом и через первый элемент НЕ с первым входом второго элемента И-НЕ, второй вход которого соединен с выходом второго разряда блока сдвига и через второй элемент

НЕ с вторым. входом первого элемента

И-НЕ, третий вход которого соединен через третий элемент НЕ с выходом третьего разряда блока сдвига и третьим входом второго элемента И-HE выход которого соединен с первым входом первого элемента И, второй вход которого-соединен с выходом первого элемента И-НЕ, выход первого элемента И соединен с вторым вхо- 3 дам второго элемента И, пряваае входом элемента H с инверсным входом и через четвертый элемент НЕ с вторыми входамн четвертого, шестого и седьмого разрядов сумматора, выход элемЕнта И с инверсньм входом соединен 5 с первыми входами элементов И группы, выход второго элемента. И соединен с прямыми входами элементов И с инверсными входами группы, выход

j-го разряда блока сдвига, j = 2,3,4, 5, соединен с инверсными входом (j- 1)-го элемента И с инверсным входом группы и вторым входом (j- 1)-ro элемента И группы, выход которого соединен с. вторьи входом (3+Ц-го 1 разряда сумматора и выходом (j- l)-го элемента И с инверсным входом групйы, вторые входы первого, второго . и третьего разрядов сумматора соединены с входом нулевого потенциала устройства.

1027721

Работа устройства основана на соотношениях:

Log z = N-1+log (1+t), (e

2 . 2 (2) Изобретение, относится к вычислительной технике и предназначено для вычисления логарифма по основанию два от чисел, представленных параллельным двоичным потенциальным кодом, и может быть использовано в циф- 5 ровых системах обработки геофизических, например сейсмических, данных.

Йзвестно цифровое устройство для вычисления логарифма, содержащее регистры, логические блоки, ПЗУ кон- 1О стан т, сумматор 1 ).

Недостатком известного устройства является сложность технической реализации и высокая стоимость изза использования ПЗУ. 15

Наиболее близким по технической сущности к предлагаемому является устройство для вычисления логарифма, содержащее блок управления, блок сдвига, параллельный сумматор, логические схемы И, ИЛИ, НЕ, шифратор и дешифратор f2.3.

К недостаткам известного устройства относятся невысокая точность логарифмирования (максимальные относительная и абсолютная погрешности равны 0,6 и 0,036%), ив-за этого устройство оперирувт только с шестиразряднымн двоичными числами.

Цель изобретения - повышение точности логарифмирования. 1

Поставленная цель достигается тем, что в устройство для вычисления логарифма, содержащее блок выделения старшего разряда, шифратор, блок сдвига, сумматор, первый элемент И и первый элемент НЕ, причем вход устройства соединен с входом блока выделения старшего разряда и информационным входом блока сдвига, управ ляющий вход которого соединен с вы- 4О ходом блока выделения старшего разряда и входом шифратора, i-й выход (i = 1,2,...,7) блока сдвига соединен с первым входом i-го разряда сумматора, выходы шиФратора и сум- 45; матора являются выходами устройства, дополнительно введены первый и второй элементы И-НЕ, второй элемент

И,,второй, третий и четвертый элементы НЕ, элемент И с инверсным вхо- О дом, группа элемента И и группа элементов И с инверсным входом, причем выход первого разряда блока сдвига соединен с первым входом перного элемента И-НЕ, первым входом второго элемента И, инверсным. входом элемента И с инверсным входом, и че-, . рез первый элемент НЕ с,первым входом второго элемента И-НЕ, второй вход которого соединен с выходом второго разряда блока сдвига и через 86 второй элемент НЕ с вторым входом первого элемента И-НЕ третий вход которого соединен через третий элемент НЕ с выходом третьего разряда блока сдвига и третьим входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого элемента И-НЕ, выход первого элемента И соединен с вторым входом второго элемента И, прямым входом элемента

И с инверсным входом и через четвертый элемент НЕ с вторыми входами четвертого, шестого и седьмого разрядов сумматора, выход элемента

И с инверсным входом соединен с первыми входами элементов И группы, выход второго элемента И соединен с прямыми входами элементов И с инверсными входами группы, выход j-го разряда блока сдвига, j = 2,3,4,5, соединен с инверсным входом (j- 1)-го элемента H с инверсным входом группы и вторым входом (j- 1)-ro элемента

И группы, выход которого соединен с вторым входом (j+2)-ro разряда сумматора и выходом (j- 1)-ro элемента И с инверсным входом группы, вторые входы первого, второго и третьего разрядов сумматора; соединены с входом нулевого потенциала устройства.

Предлагаемая конструкция устройства обеспечивает более высокую точность логарифмирования, так как поправка вычисляется арифметически, с большой точностью, достигающей девяти-десяти двоичных разрядов (а у прототипа — восьми разрядов), Определение поправки производится арифметически с помощью матриц сдвига, прямой — если мантисса Х нормализованного числа меньше 11j16, инверсной, если больше 13/16 или логически, в виде константы (0001011) если " <х < " .1 В пер1

Я 1Ü ) вых двух случаях поправка равна

-N и " соответственно. ф ф

На чертеже приведена структурная схема устройства.

В устройство входят блок 1 выделения старшего разряда, блок 2 сдвига, шифратор 3, сумматор 4, элементы И 5,.элементы И 6 с инверсным входом, элементы И-НЕ 7, элементы

НЕ 8, группа 9 элементов И с инверсным входом и группа 10 элементов И.

К-.1 где а- z-2, (0< t<.уу

2(ч-" ! og 2 (1+t) t+ht

1027721 рав< — у.

3 с е

< Х °

< 1. (31

Ф

1Ч

041

3

Л

8 если если если

ВНИИПИ Заказ 4741/53 Тираж 706 Подписное

Эилиал ППП "Патент", г.ужгород,ул.Проектная,4 где Cht - поправка логарифма, ная, Работа начинается с поступления восьмираэрядного параллельного двоичного числа-z на вход устройства °

Влок 1 определяет номер М самого старшего- разряда, содержащего "1",, и выдает его на шифратор 3, который вырабатывает целую часть искомого логарифма, равного N-1. Одновремен но этот номер поступает на блок 2 сдвига, который сдвигавт число z на.И1 разрядов .вправо и выдает семираэрядную дробную часть логарифма на,первый вход сумматора 4.

Элементы НЕ 8 и элементы И-НЕ 7 .проверяют в -какой диапазон попало значение t. Если t < >8, то низкий уро- вень сигнала с первого разряда поступает на инверсный вхсщ элемента

6, одновременно высокий сигнал снимается с выхода первого элемента

И 5 н подается на прямой вход элемента 6, иа выходе «оторого появ- ляется высокий сигнал, разрешающий сдвиг на два разряда содержимого первого входа сумматоров. Сдвинутое на два разряда число и есть поправка к дробной части логарифма.

Аналогично, при t > -8- (первый разряд равен 1) сигнал с него закрйвает элемент И 6, но открывает второй элемент и 5. Второй сигнал для него внрабатывается элементом

И-НЕ и первым элементом И 5. ВысоР кий уровень сигнала с выхода вто= рого элемента И 5 разрешает сдвиг вправо на два разряда обратного кода t, т.е. (1- t- 2 ") . Это производится с помощью группы 9 элементов

5 И.б.

Когда же †<+< вЂ, то вырабатыва3 5

8 8 ется низкий сигнал, закрывающий обе группы 9 и 10 элементов И б и 5, 10 однако через четвертый элемент HE 8 этот сигнал поступает на четвертый, шестой и седьмой разряды, задавая константу 11/128, равную поправке

Ъt при этих значениях t.

15 Выходные сигналы удерживаются на выходе, пока на входе есть напряжение кода z, На первый, второй и третий разряды второго входа н вход переноса

2О сумматора 4 подается логический нуль . В результате на выходе будет получено значение логарифма числа с точностью до семи знаков после запятой, причем все цифры, включая шестой разряд, верны, а седьмая цифра верна e большинстве случаев.

Максимальная абсолютная погрешность равна 0,014. Максимальная относительная погрешность — около

М 0,175%, В ocaosy алгоритма работы устройства положен принцип нахождения ,поправки логарифма. арифметическими

З5 (умножение на — ) операциями в от1

4 личие от логарифмических у прототи- " па.

Более точноЕ выиисление логарифма позволяет .сократить базу вычисления

40 корреляционных функций, чго ускоря- ет нх обработку на 35%.