Конвейерное устройство для вычисления логарифмической и экспоненциальной функций

Конвейерное устройство для вычисления логарифмической и экспоненциальной функций

Иллюстрации

Показать все

Реферат

 

КОНВЕЙЕРНОЕ УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЛОГАРИФМИЧЕСКОЙ И ЭКСПОНЕНЦИАЛЬНОЙ ФУНКЦИИ, содержащее первый бпок вычисления итерации , включающий первый и второй ререгистры , прямые выходы которых соедивены срответственно с первыми входами первого и второго сумматоров, первый к второй коммутаторь и триггер, отличающееся тем, что, с цепью повышения быстродействия, в iero введены генератор тактовых импульсов и 2к-1 блоков вычисления итерадий, причем кажшлй из 2к блоков вычисления итераций (к - разрядность аргумента) содержит дополнительно третий и четвертый коммутаторы, первый информационный вход первого коммутатора соединен с прямым выходом знакового разряда первого регистра, инверсный выход которого соединен с первым информационным входом второго коммутатора, вторые ин формаиионные входы первого и второго коммутаторов соединены соответственно с инверсным и прямым выходами знако- . вого разряда второго регистра, выход первого коммутатора соединен с первым и вторым управляющими входами соответственно третьего и четвертого коммутаторов , второй и первый управляющие входы которых подключены соответстве но к выходу второго коммутатора, и второй информационные входы . третьего коммутатора соединены соответственно с прямым и инверсным выходами первого регистра со сдвигом на К разрядов вправо, К 1/2 + i, при 1 -четном блоке вь1числения итерации и К (| +1)/2 при i -нечетном бпоке вы- :числения итерации, i-номер бпока вычиопения итерации, г, 2,...,2к), выход третьего коммутатора соединен с вторым входом первого сумматора, первый и второй информационные входы четвертого ксйугмутатора соединены соответственно с входами констант Рп

. СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) 3(51) Gi 06 Р 7/556

ОПИСАНИЕ ИЗОЕРЕТЕНИ)Ч

К АВТ0РСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21 ) 341 651 6/1 8-24 . (22) 29.01.82 (46) 07..07.83. Бюл. гй 25 (72) А.А.Мельник ,(53) 681.325 (088.8) (56) 1. Авторское свидетельство СССР

% 763903,, кл. С 06 Р 15/31, 1978.

2. Авторское свидетельство СССР . N 662937, кл. G 06 F 7/556, 1976 (прототип) .. (54) (57) КОНВЕЙЕРНОЕ УСТРОЙСТВО

-ДЛЯ ВЫЧИСЛЕНИЯ ЛОГАРИФМИЧЕСКОЙ

И ЭКСПОНЕНЦИАЛЬНОЙ ФУНКЦИИ, содержащее первый блок вычиспения итерации, включающий первый и второй рорегистры, прямые выходы которых ссединены соответственно с первыми входами первого и второго сумматоров, пер вый и второй коммутаторы и триггер, отличающееся тем, что, с целью повышения быстродействия, в него введены генератор тактовых импульсов и

2к-1 блоков вычисления итераций, причем каждый иэ 2к блоков вычисления итераций (к - разрядность аргумента) содержит дополнительно третий и четвертый коммутBtopbl первый информационный вход первого. коммутатора соединен с прямым выходом знакового разряда первого регистра, инверсный выход которого соецинен с первым информационным входом второго коммутатора, вторые информационные входы первого и второго коммутаторов соединены соответственно с инверсным и прямым выходами знакового раэряца второго регистра, выход первого коммутатора соединен с первым и вторым управляющими входами соответственно третьего и четвертого коммутаторов, второй и первый управляющие входы которых подключены соответственно к выходу второго коммутатора, первый и второй информационные входы . третьего коммутатора соединены соответственно с прямым и инверсным выходами первого регистра со сдвигом на

К разрядов вправо, К 1/2 + 1, при т -четном блоке вычисления итерации и

К (i +1)/2 при i -нечетном блоке вы-числения итерации, i -номер блока вычисления итерации, i 1, 2,.„,2к), выход третьего коммутатора соединен с вторым входом первого сумматора, первый и второй информационные входы четвертого коммутатора соединены соответственно с вхоцами констант fp {1 + 2 ) и

9п (1-2 +), выход четвертого коммутатора соединен с вторым входом второго сумматора, прямой выхоц триггера соединен с первыми управляющими вхоцами первого и второго коммутаторов, вторые управляющие входы которых соединены с инверсным выходом триггера, выходы первого и второго сумматоров, а также прямой выход триггера i-го бпока вычисления итерации соединены соответственно с входами nepaoro и второго регистров и триггера (1+1)-го блока вычиоления итерации, входы первого и второго регистров первого блока вычисления ите- (Я рации соединены с первым и вторым ин- 1 формационными вхоцами устройства, выходы первого и второго сумматоров 2Kro блока вычисления итерации являются соот ветственно выходами логарифмической и экспоненциальной функций устройства, вход триг-,фэ гера первого блока вычисления и итерации соединен с входом задания режйма устройства, управляющие входы всех регистров и триггеровустройства соединены с выходом генератора тактовых импульсов, вход которого подключен к входу пуска устройства.

1027722

Изобретение относится к вычислительной технике и может быть использовано в качестве специализированного процес: сора вычислительной системы высокой производительностир построеннОй на Осно 5 ве больших интегральных схем, для вычисления логарифмической и экспоненциальной функций.

Известно устройство для вычисления экспоненциальной и логарифмической функ- 10 ций, содержащее двоичный счетчик, сумматор, пересчетный узел, группу элементов И, элемент задержки (1 j.

Недостатком данного устройства яв ллетсл низкое быстродействие, так как 15

Оно относится к устройствам на пересчетш х схемах, которые характеризуют о простотой структуры и низким быстродействием, Наиболее близким по технической cyut-20 ности к изобретению является устройство для вычисления функции у = Р, содержаХ щее входной и выходной регистры, два сумматора, два коммутатора и триггер, а также регистр сдвига, шифратор, блок 25 сдвига. элементы запрета, элементы И и элемент задержки (2 g

Недостатками данного устройства явллютсл невозможность вычисления логарифмической функции и относительно низ- З кое быстродействие.

Бель изобретения - повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство, содержащее первый 35 блок вычисления итерации, включающий 1 первый и второй регистры, прямые выхо» ды которых соединены соответственно с первыми входами первого и второго сумматоров, первый и второй коммутаторы и

40 триггер, введены генератор тактовых им- пульсов и 2к-1 блоков вычисления итераций, причем каждый из 24блоков вычисления итераций (Ж вЂ” разрядность аргумента) содержит дополннтельно третий н четвер-,ый коммутаторы, первый инфор-45 мационный вход первого коммутатора соединен с прямым выходом знакового разря» да первого регистра, инверсный выход которого соединен с первым информационным входом второго коммутатора, вто- о рые информационные входы первого и второго коммутаторов соединены соответственно с инверсным и прямым выходами знакового разряда второго регистра, выход парвогс коммутатора соединен с пер- „-. 55 вым и вторым управляющими входами со, Ответственно третьего и четвертого коммутаторов, второй и первый управляющие входы которых поцключены соответственно к выходу второго коммутатора, первый и второй информационные входы третьего коммутатора соединены соответственно с прямым и инверсным выходами первого регистра со сдвигом на К разрядов вправо, К 1/2 +, при 1 -четном блоке вычисления итерации и К (т +1)/2 при

< -нечетном блоке вычисления итерации, »номер блока вычисления итерации (1 = 1, 2,..., 2к), выход третьего коммутатора соединен с вторым входом пер вого сумматора, первый и .второй информационные входы четвертого коммутатора соединены соответственно со входами констант 0п (1 + 2 ) и Оп (1 -2 ), выход четвертого коммутатора соединен с вторым входом второго сумматора, прямой выход триггера соецинен с первыми управляющими входами первого и второго коммутаторов, вторые управляющие " входы которых соецинены с инверсным выходом триггера, выходы первого и второго сумматоров, а также прямой выход триггера j-го блока вычисления итерации соединены соответственно с вхо дами первого и второго регистров и триггера (1+1)-го блока вычисления итерации, входы первого и второго регистров

/ первого блока вычисления итерации соедйнены с первым и вторым информационными входами устройства, выходы первого и второго сумматоров 2%-го блока вычис ления итерации являютсл соответственно выходами логарифмической и экспоненциальной функций устройства, вход тригге ра первого блока вычисления итерации соединен с входом задания режима устройства, управляющие вхоцы всех регистров и триггеров устройства соединены с выходом генератора тактовых импульсов, вход которого подключен к входу пуска устройства.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - функциональная схема блока вычисления итерации, Конвейерное устройство для вычисления логарифмической и экспоненпиальной функций содержит 2К блоков l вычислеHHA итерации и генератор 2 тактовых импульсов с входом 3 и выходом 4.

Блок 1 вычисления итерации содержит входы 5-9, выходы 10-12, регистры 13 и 14, триггер 15, коммутаторы 16-19, сумматоры 20 и 21.

Алгоритм вычисления функций Оп х и 8 описывается следующими итерационными формулами:

1027722

Х, при вычислении Впх;

О 1, при вычиспении Р

j0, при вычислении Рпх, о (X, при вычислении Р поспе 2К итераций попучим х Х, У, К = О, еспи вычиспяется 8

Х К Ьъх если. вычиспяется gn х °

Коммутаторы 18 кажаого блока 1 вычисления итерации содержат две группы элементов И на К (1 ) входов, объединенных эпементом ИЛИ.

Устройство работает спецующим образом.

В первом такте в регистры 1 3 и 14 первого бпока 1 вычисления итерации поступают начальные значения, соответствующие вычиспяемой функции: s регистр 13 поступает значение операнда

Х, в регистр 14 значение 1 при вычислении погарифмичесзсой функции и соответственно 0 и Х нри вычиспении экю- 35 поненциальной функции. В триггер 15 по ступает код операции, которую необходимо выпопнить над поступившим операндом: l, есци вычиспяется погарифмическая функция, "О», еспи вычисляется 40 экспоненциапьная функция.

На коммутаторах 16 и 17 формируется значение знака Уо, который при . вычиспении экспоненциальной функции определяется знаковым разрядом регист- 45 ра 14, а при вычиспении логарифмической функции» разрядом, отображающим целую часть регистра 13. Это следует из того, что знак (1- >.) опредепяетея иэ соотношения т

20

+1, еспи ч;(1, (1 ® fl (1 - J. — 1, если У ) 1.

Производить операцию вычитания и последующего анапиза знака получившейся разности нет необходимости, так KSK

Апя функции Опав вепичина аргумента всегда попожитепьная, причем значение

Р(п(1- - ) при вычислении РпЯ, 5

51а" и ч °

1 = 54ца Х. при вычислении 8, где

1 +1, при четном

i+ 1

2 при нечетном 1 10

Задав начальные значения не превышает двух, т.е. чнспо может иметь пишь один двоичный разряд для отображения его целой части. Спецоватепьно, появление единицы в разряде„ отображающем цепую часть, говорит о превышении у значения единицы, т.е. об отрицатепьном знаке разности, а нуль говорит о попожительном знаке разности (1- >.) )°

Еспи вычиспяется логарифмическая функция, то сигнал с прямого выхода триггера 15 пропускает через коммутатор 16 прямое значение разряда ценой части регистра 13, а через коммутатор

17 - инверсное значение раэряца целой части регистра 13. Еспи вычисляется экспоненциапьная функция, то сигнал с инверсного выхода триггера 15 пропус кает через коммутаторы 16 и 17 соответственно инверсное и прямое значение знакового разряда регистра .14.

Таким образом, на выходах коммутаторов 16 и 17 по у значение

gjqn О. Если знак о отрицатепьный, то через коммутатор 18 на сумматор 20 по сигналу с выхода коммутатора 17 проходит инверсный код содержимого регистра 13, сдвинутый на один разряд вправо, где суммируется с значением о, а через коммутатор 19 по тому же управпяющему сигнапу на- сумматор 21 поступает обратный коц чиспа 8п (1+

+ 2 ). 1-Ia сумматоре 20 формируется выражение = y — -.у ° 2 " а на о о сумматоре 21 — выражение Х = Хоуп (1 2-3)

Еспи же знак (0 положитепьный, то через коммутатор 18 на сумматор 20 по сигнапу с выхода коммутатора 16 проходит прямой код содержимого регистра

13, сдвинутый на один разряд вправо, а через коммутатор 1 9 по тому же управ пяющему сигналу на сумматор 21 проходит код Еп (1 + 2 "), образованный, как и код 9п (1-2 "), на информационных входах коммутатора 19 монтажным способом. На сумматоре 20 формируется выражение j = U + l ° 2 " а на о o сумматоре 21 - выражение Х .,= ХО- п(1+2")

Во втором такте производится запись результатов вычиспения из первого блока

1 вычиспения итерации во второй: запись полученного на сумматоре 20 числа . у„ в регистр 13 второго блока 1 и чиспа

Х из сумматора 21 в регистр 14, а также перезапись содержимого триггера

15 первого блока 1 в триггер 15 второго блока. Одновременно в первый бпок 1

1027722 вычисления итерации поступает второй операнд и код выполняемой над ним операции.

B первом блоке 1 производится выполнение первой итерации над вторым операндом, аналогично выполненной в первом также над первым операндом, а во втором блоке 1 выполняется вторая итерация над первым операндом, и на сумматоре 20 получается чиспо v ., а на сумматоре .

21 - X>.

В третьем такте результаты вычиспений, попученные во втором блоке 1, и код операции записываются в третий блок

1 вычисления итерации, а результаты из первого блока и код операции — во второй. В. первый блок поступает третий операнд и код выполняемой над ним операции.

В дальнейшем результаты предыдущих блоков и коды операций поступают в последующие блоки, а в первый блок поступает новый операнд и код операции и т.д., причем в каждом четном и следующем эа ним блоке промежуточные результаты с коммутатора 18 поступают на сумматор 20 со сдвигом на один разряд вправо большим, чем в предыдущих двух блоках, а в выражениях погарифмов, которые подаются монтажным способом на коммутатор 19, степень двойки возрастает на единищ .

В 2 К-м такте на выходе 10 поспеднего 2К-го вычислитепьного блока 1 при вычиспении логарифмической функции и на выходе 11 при вычислении экспоненциальной функции попучается первый резупьтат, а в дальнейшем в каждом так5 те на выходе будет появпяться новый резупьтат.

Тактовые импульсы, управляющие ра-, ботой устройства, вырабатывает генера10 тор 2 тактовых импульсов, который запускается и останавливается сигнапом, поступающим по шине 3 иэ ЭВМ ипи из пульта управления.

15 Те хнико-экономическая эффективность предлагаемого устройства заключается в том, что устройство работает по конвейерному принципу, поэтому в каждом такте в него можно вводить новый one20 ранд, а на выходе получать новый результат вычисления. Кроме того, так как в вместе с операндом по конвейеру дви .жется и код выполняемой над ним операции, то на разных ступенях конвейера

?5 можно одновременно над разными операндами выпопнять разные операции, т.е. такое устройство относится к устройствам типа ЯКМД (множественный поток команд — множественный поток данных), 30 являющихся наиболее производительными.

Устройство характеризуется простотой управления, так как управпение устройством сводится к выработке поспедовательности тактовых импупьсов.

1027722

1 027722

Составитель А, Шупяпов . Редактор Н. ГРишанова ТехРед О.Неце - КоРРектоР Р Тигор

Заказ 4742/54 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и Открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", r. Ужгород, ул. Проектная, 4