Цифровой интегратор

Цифровой интегратор

Иллюстрации

Показать все

Реферат

 

1. 1Ш4 РОВОЙ ИНТЕГРАТОР, содержащий регистр немасштабированного интеграпа, регистр масштабированного интеграпа, два сумматора, регистр под ,ынтегральной функции и регистр масштабного коэффициента, причем информационные выходы регистра немасштабированного интеграпа соединены с первыми входами первого сумматора, выходы которого соединены с информационными входами ре гистра немасштабированного интегр&па, выход переполнения которого соединен с управляющим входом второго сумматора, выхощ 1 которого подключены к информационный входам регистра масштабированного интеграла, информационные выходы ко торого соединены с первыми входами второго сукп атора, а выход переполнения с выходом интегратора, вход управления первого сумматора соединен с входом приращения независимой переменной интегратора , выходы регистра подынтеграль ной функции соединены с вторыми входами первого сумматора, а выходь регист|ра масштабного коэффициента соединены с вторыми входами второго сумматора, отличающийся тем, что, с цепью увелйе1тя точности представления интеграла, в него введены ограничитель сдвига подынтегральной функции, ограничитель сдвига масштабного коэффициента, элемент НЕТ и элемент И, причем инфо{ мационщ 1й вход ограничителя сдвига подынтегральной функции соединен с выходом старшего разряда регистра подынтегральной функции, а знаковый вход ограничителя сдвига подынтегральной функции соединен с выходом знакового разряда регистра подынтегральной функции, знаковый вход ограничителя сдвига масштабного коэффициента соединен со знаковым выходом ре гистра масштабного коэффициента, информационные входы ограничителя сдвига масштабного коэффициента соединены с информационными выходами регистра маео штабного коэффициента, вход синхронизации интегратора соединен с первым входом элемента И, выход которого соединен с входами сдвига регистра подынтеграль ной функции и регистра масштабного коэффициента , вход элемента НЕ подключен к входу прирашения независимой переменной интегратора, выход элемента НЕ соединен с вторым входом элемента И, третий вход которого подключен к выходу ограничителя сдвига подынтегральной функции, четвертый вход элемента И подключен к выходу ограничителя сдвига масштабного коэффициента. 2.Интегратор по п. 1, отличающий с я тем, что ог1Х1НИчитепь сдвига подынтегральной функции содержит элемент НЕ, вход которого подкгаочен к информационному входу ограничителя, а 1ход соединен с выходом ограничителя. 3.Интегратор по п. 1, отличающий с я тем, что ограничитель сдвЯг га масштабного коэффициента содержит элемент ИЛИ, входы которого соединены с информационными входами ограничителя.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ÄÄSUÄÄ 1027725

9(59 G 06 P 7/64 х

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР Г

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ рх. т "=--. ! .ОПИСАНИЕ ИЗОБРЕТЕНИЯ (21 ) 339961 9/1 8-24 (22) 24.02.82 (46) 07.07.83. Бюп. № 25 (72) 3.М.Берман, И.М.Окон, АаМ.Смирнов и Т.А.Тихомиров (53) - 681.32 (088.8) (56) 1. Шепейко А.В. цифровые модели.

N.. Энергия, 1964, с. 30, рис. 6.

2. Майоров Ф.B. Электронные цифровые интегрирующие машины. М., Машгиз, 1962, с. 66, фиг. 21 (прототип)..

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (54) (57) 1. ЦИФРОВОЙ ИНТЕГРАТОР, содержащий регистр немасштабирова нного интеграла, регистр масштабированного интеграла, два сумматора, регистр под.,ынтеграпьной функции и регистр масштабного коэффициента, причем информационные выхоцы регистра немасштабированнс го интеграла соединены с первыми входами первого сумматора, выходи которого соецинены с информационными входами ре гистра немасштабированного ннтегра.па, выход переполнения которого соединен с управляющим вхоцом второго сумматора, выхоцы которою подключены к информаци, онным входам регистра масштабированного интеграла, информационные выходы кохторого соединены с первыми входами второго сумматора, а выход переполненияс выходом интегратора, вхоц управления первого сумматора соецинен с входом приращения независимой переменной интегратора, выходы регистра подынтеграпь. ной функции соединены с вторыми входами первого сумматора, а выходы регистра масштабного коаффициента соецинены с вторыми входами второго сумматора, о т п и ч а ю шийся тем, что, с цепью увеличения точности представления йнйеграпа, в него введены ограничитель сдвига подынтеграпьной функции, ограничитель сдвига масштабного коэффициента, элемент HE и элемент И, причем инфор мационный вход ограничителя сдвига поды нтегра пьной функции соединен с выходом старшего разряда регистра подынтеграпь ной функции, а знаковый вход ограничителя сдвига поцынтеграпьной функции соецинен с выходом знакового разряда регистра подынтеграпьной функции, знаковый вход ограничителя сдвига масштабного коаффициента соединен со знаковым выходом регистра масштабного коэффициента, информационные вхоцы ограничителя сдвига масштабного коэффициента соединены с информационными вы ходами регистра мас- а ухабного коафриииента. вхон сннхроннаации интегратора соединен с первым входом элемента И, выход которого соединен с вхонаыи сивига регистра иоиынтагрань С ной функции и регистра масштабного коэффициента, вход апемента НЕ поцкпючен к вхоцу приращения независимой пере- . менной интегратора, выход элемента HE соецинен с вторым входом апемента И, третий вход которого подключен к выхо.ду ограничителя сдвига подынтеграпьной функции, четвертый вход элемента И подключен K выходу ограничителя, сцвига масштабного коаффициента.

2. Интегратор по ц. 1, о т и и ч аю шийся тем, что ограничитель сдвига подынтеграпьной функции содержит элемент НЕ, вход которого подключен к информационному входу ограничителя, а 3Р» выход соединен с выходом ограничителя, 3. Интегратор по и. 1, о т и и ч аю шийся тем, что ограничитель сдви-, .га масштабного коэффициента содержит элемент ИЛИ, входы которого соединены с информационными входами ограничителя, 102772 а выход подкцючен к выходу ограничитепя ь

4, Интегратор по п. 1, о т п и ч аю шийся тем, что ограничитепь сдвига подынтеграпьной функции содержит сумматор по модулю два и эпемент НЕ, причем первый вход сумматора по модупю два подкпючен к знаковому входу ограничитепя, второй вход - к информационному axoqy ограничителя, а выход через эпемент HE соединен с выходом ограничитепя.

5. Интегратор по п. 1, о т rr и ч аю ш и и с я тем, что ограничитель сдвига масштабного коэффициента содержит трч эпемента И, два элемента ИЛИ5

НЕ, элемент НЕ, причем знаковый вход t ограничителя соединен с первым входом первого элемента И и через элемент НЕ с первым входом второго эцемента И, выходы первого и второго эпвментов И соединены с первым и вторым входами

rrepaoro элемента ИЛИ-НЕ соответственно, выход первого эпемента ИЛИ-НЕ соединен с выходом ограничитепя, информационные входы ограничитепя соединены с входами второго эпемента ИЛИ-НЕ и третьего эпемента И, выход второго элемента ИЛИ-HE соединен с вторым входом второго элемента И,а выход третьего элемента И соединен с вторым входом первого эпемвнта И.

Изобретение о носится к вычислительной технике и предназначено дпя испопьзованил а цифровых дифференциальных анапизаторах (ЦДА}. Вычиспитепьные операции в ЩЛ выполняются KBK правило с масштабированными величинами. При этом часто встречается необходимость в умножении резупьтата интегрирования на некоторый постоянный масштабный коэффициент К, которыи по абсолютной вепи10 чине может быть как бопьше, так и меньwe единицы.

В известных устройствах умножение резупьтата интегрирования на постоянный масштабный коэффициент реализуется с помощью масштабного интегратора (МИ}, подынтеграпьной функцией которого явпяется К, если (K)(1, и

1 если К > 1. В случае Ц(1 МИ вкпючается поспедоватепьно с цифровым интегратором, в спучае )К > 1 МИ включается в обратную связь цифрового интегратора по схеме спедящего интегратора.

При этом как цифровой, так и маоштабный интеграторы содержат регистр подынтегральной функции, регистр интеграпа, сумматор, обеспечивающий суммирование с текущим значением интеграла ипи вычитание из него содержимого ре= гистра подынтеграпьной функции по сиг- 30 папам приращений независимой перемен,ной (1), Наибопее бцизким техническим решением явпяется цифровой интегратор, с<>держащий регистр подынтеграпьной функции, регистр масштабного коэффициента, регистр масштабированного интеграпа, регистр немасштабирова нного интеграла и два сумматора, причем выход переполнения регистра немасштабирова нного интеграла соединен с входом управления первого сумматора, информационные выходы этого регистра соединены с первыми входами второго сумматора, выхс ды которого соединены с входами этого регистра, выход перепопнения регистра масштабированного интеграпа соединен с выходом интегратора, выходы этого регистра соединены с первыми входами первого сумматора, ablxogbl которого под. кпючены к входам этого регистра, выходы регистра масштабного коэффициента соединены с вторыми входами первого сумматора, а,выходы регистра подынтеграпьной функции соединены с вторыми входами второго сумматора $2 ).

Недостатком известных устройств является постоянная абсолютная погрешность представления интеграла, определяемая вецичиной масштабного коэффи« пиинта К, так как каждому импупьсу приращения интеграла соответствует увеличение или уменьшение интеграла на величину К. Это приводит к существенным относительным погрешностям представпения интеграла при малых скоростях изменения поспеднего, т.е. при малых значейиях модуля подынтеграпьной функции, Цепь изобретения - увепичение точности представления интеграпа. з 10277

Поставленная цепь достигается тем, что в цифровой интегратор, содержащий регистр немасштабированного интеграла, регистр масштабированного интеграла, два сумматора, регистр подынтеграпьной функции и регистр масштабного коэффипиента, причем информационные выходы регистра немасштабированного интеграла соединены с первыми входами первого сумматора, выходы Которого соединены щ0 с информационными входами регистра немасштабированного интеграла, выход переполнения которого соединен с управляющим входом второго сумматора, выходы которого подключены к информационным входам регистра масштабированного интеграла, информационные выходы которого соединены с первыми входами второго сумматора, а выход переполнения - с выходом интегратора, вход управления первого сумматора соединен с.входом приращения независимой переменной интегратора, выходы регистра подынтеграпь ной функции соединены с вторыми входами первого сумматора, а выходы регист- g5 ра масштабного коэффициента соединены с вторыми входами второго сумматора, введены ограничитель сдвига подынтеграпьной функции, ограиичитель сдвига масштабного коэффициента, элемент НЕ и элемент И, причем информационный вход

: ограничителя сдвига подынтегральной функции соединен с выходом старшего разряда регистра подынтеграпьной функции, а знаковый вход ограничителя сдвига г, 35 . подынтегральной функции соединен с вы ходом знакового разряда регистра подын тегральной функции, знаковый вход огра»

1Ю ничитепя сдвига масштабного коэффициен- та соединенс знаковым выходом регистра .масштабного коэффициента, информационные 40 входы ограничителя сдвиге масштабн or o ко эффициента соединены с информационными выходами регистра масштабного коэффициен.та,вхсл синхронизации интегратора соединен с первым входом элемента И,выход кото- 4 рого соедйнеи е входами сдвига регистра подынтеграпьной функции и регистра масштабного коэффициента, вход элемента, НЕ подключен к входу приращения независимой nepMeHHQN ин егр тора, õoà 50 элемента НЕ соединен с вторым входом элемента И, третий вход которого подключен к выходу ограничителя сдвига подынтеграпьной функции, четвертый вход элемента И подключен к выходу ограни-, чителя сдвига масштабного коэффициента.

При кодировании подынтеграпьной функции прямым кодом ограничитель сдви.

28 4 га подынтегральной функции =одержит элемент НЕ, вход которого подключен к информационному входу ограничителя, а выход соединен с выходом ограничителя.

При кодировании масштабного коэффи-i циента прямым кодом ограничитель сдвига масштабного коэффициента содержит элемент ИЛИ,- входы которого соединены с информационными входами ограничителя, а выход подключен к выходу ограничителя.

При кодировании подынтеграпьной функции обратным кодом. ограничитель сдвига подынтеграпьной функции содержит сумматор по модулю два и элемент НЕ, причем первый вход сумматора по модулю два подключен к знаковому входу ограни читепя, второй вход - к информационному входу ограничителя, а выход через элемент НЕ соединен с выходом ограничите пя.

При кодировании масштабного коэффициента обратным кодом ограничитель сдви. га масштабного коэффициента содержит три элемента И, два элемента ИЛИ-HE u элемент НЕ, причем знаковый вход огра ничитепя сдвига соединен с первым входом первого элемента И и через элемент

НЕ с первым входом второго элемента И, выходы первого и второго элементов И . соединены с первым и вторым входами первого элемента ИЛИ-НЕ соответственно, вы.ход первого элемента ИЛИ-НЕ соединен с выходом ограничителя, инфор-мационные входы ограничителя соединены с входами второго элемента ИЛИ-НЕ и третьего элемента И, .выход второго эпе» мента ИЛИ-НЕ соединен с вторым входом второго элемента И,а выход третьего элемента И соединен со вторым, входом первого элемента H.

На фиг. 1 представлена блок«схема цифрового интегратора; на фиг. 2 - схемы ограничителей- сдвига при кодировании подынтеграпьной функции и масштабного коэффициента прямым кодом; на фиг. 3 - схемы ограничителей сдвига при кодировании подынтеграпьной функции и масштабного коэффициента обратным кодом, цифровой интегратор содержит регистр

1 немасштабирова нного интеграла, регистр

2 масштабированного интеграла, элемент

НЕ 3, сумматоры 4 и 5, элемент И 6, регистр 7 подынтегральной функции >, регистр 8 масштабного коэффициента К, ограничитель 9 сдвига подынтеграпьной функции, ограничитель 10 сдвига масштабного коэффициента. Депи, обеспечивакхцие заполнение регистров 7 и 8, на

3 102

g»I. 1 не отражены. Ограничитель 9 (фиг.2) содержит. элемент HE 11. Огра ничитель 1G. (фиг.2) содержит эпемент

ИЛИ 12. Ограничитель 9 (фиг.3) содержит сумматор 13 по модулю два и элемен1 HE 14. Ограничитель 10 (фиг.3) содержит элемент. HE 18, элемент ИЛИНЕ 16, элементы И 17 - 19 и элемент

ИЛИ-НЕ 20.

Регистр 1; сумматор 4. и регистр 7 образуют собственно интегратор, вычиопяющий значение интеграла 9 dX . Ре% гистр 2, сумматор Б и регистр 8 образу:ст масштабный интегратор, реапизующий умноже1п=.е интеграпа Их(на ма штабный коэффициент К. Информационные входы сумматоров 4 и 5 подкшочены соответственно к выходам регистров 1,7

2,8. Выходы сумматоров .4 и 5 нодкпю-.еьы соотетcTBBHBo к входам регистров

1 и 2, Управляющие входы сумматоров

4,и 8 подключены соответственно к выходу формирователя приращений ДХ независимой,переменной Х и к разряду переполнения регистра 1. Управляющие входы регпстров7 и 8 подключены к выходу элемента И 6, один вхоц которого подключен к выхоцу генератора синхроимпульсов /СИ/, цругой вход через weмент HE 3 соединен с выходом формирователя приращений ДХ, третий и четвертый входы соединены с выходами ограничителей 9 и 10. Входы ограничитепйй .

9 и 10 соединены с выходами регистров

7и8.

Интегратор работает следующим об- разом.

Величина модуля масштабного коэффициента К рассчитывается при условии максимального значения модуля подынтегральной функции s, ограниченного емкостью регистра 7. В процессе функциони» рования интегратора значение модуля поды нтегральной функции может изменяться от нуля до максимального, равного емкости регистра 7. Если текущее значение модуля поды нтегральной функции меньше максимального, то при отсутствии импульса приращения независимой переменной рХ по синхроимпупьсам СИ выполняется сдвиг на оцинаковое число разрядов в регистрах 7 и 8. При этом коды в регистрах 7 и 8 сдвигаются на один разряд по каждому синхроимпупьсу соответственно в сторону старших и

10 младших разрядов до тех пор, пока не будет выполнено неравенство

28 >! К1= Ь (1) ипи неравенство

А< М < 24 (2) где 1К t и Ъ! - модули масштабного коэффициента К и поды нтеграпьной функции

J— вес единицы 1 -го раз ряда регистра 8 (Ь> ) 1); г1 и 1 - номер старшего и

15 младшего разрядов регистра 8;

Д вЂ” вес единицы старшегО разряда регистра 7.

В случае выполнения неравенства (1 )

20 ипи (2) на выходе ограничителя 10 ипи

9 формируется сигнал, закрывающий эпе.. мент И 6 и блокирующий соответственно .выработку импульсов сдвига в регистрах

7 и 8. Булевы функции Ч.1и 4, реа .пизуемые ограничителями 9 и 10, опре-деляются выражениями (1) и (2) и способом кодирования подынтеграпьной функции у и масштабного коэффициента К.Вслучае представления поаынтегральной функции у и масштабного коэффициента . К в

З0 прямом коде (фиг. 2)

9» =м

"2-bè 1Ъ, „".Ú+1 где с» - единичное состояние старшего разряда регистра 7;

Ъ - нулевое состояние i -го (1

1 ,1+1, n) разряда регистра 8;

}1 и 1 — номер. старшего и младшего разрядов регистра 8.

40 В случае представления подынтеграпьной функции и масштабного коэффициента К в инверсном (обратном ипи дополнительном) коде фиг. 3

Y =Са V c.с»

45 2= („Ь„„„--Ь. q)Vd(Qg ..Ъ;,,) где а нулевое состояние старшего разряца регистра 7; с »» с - единичное и нупевое состояния знакового разряда регистра 7;

8 »» Л - единичное и нулевое состояния . знакового разряда регистра 8;

5 единичное состояние 1 ro раэ» ряда регистра 8 (Ч j+1,n), Импупьсы переполнения из разряда .перецопнения регистра 1, т.е. приращения интеграпа 2 >8 X,, где, tm — число раз

7 3.027726 8 рядов, на которое выполнен сдвиг подын- и 8 не изменяет значение интеграпа, теграпьной функции > в регистре 7 в так как сторону cTRpuIRx разрядов поступают на 1 1 m управпяклций вход сумматора 5. На выходе разряда перецоцнения регистра 2 формируется приращение интеграла испол овании изобретения новы шается точность представпения интегра— К >3x, 1 на при малых скоростях изменения поспеднего, т.е. при мапых значениях мо263 дупя подынтеграпьной функции. При этом .погрешность представпения интеграпа в поскольку в регистре 8 также юыпопнен 2 раз меньше, чем в известнык устрой сдвиг масштаоного коэффициента К íà its ствах, где tn изменяется в зависимости разрядов в сторону мпадших разрядов.,от модуля цодынтеграпьной функции в

Из. (3) спедует, что сдвиг в регистрах 7 предепах: О и и «1.

1027.725

ВНИИПИ Закаэ 4742/S4 Тираж 706 Подписное

Филиал ПЙП "Патент", г. Ужгород, ул. Проектная, 4