Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„1027726

З ) 6 06 F 9/22; G 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕН т tg

sg М

Й АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTMA (21 ) 34 0921 8/18-24 (22) 23. 03. 82 (46) 07.07.83. Бюл. И 25 . (72) В.С.Харченко, H.Ï.Благодарный, Г.Н.Тимонькин, А.П.Плахтеев, С.Н.Ткаченко и В,Б..Самарский (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР 1 470806, кл. G 06 F 9/16, 1975.

2. Авторское свидетельство СССР

Ю 741267, кл. G 06 F 9/16, .06 F 11/00, 1980 (прототип). (54)(57) 1. МИКРОПРОГРАИИНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее постоянный и ассоциативный блоки памяти, регистр текущего адреса, регистр микрокоманды, регистр кода времени, счетчик времени, триггер отказа, блок контроля, первый, второй и третий блоки элементов И, первый и второй элементы И, блок формирования адреса, причем входы кода операции устройства соединены с первой группой входов регистра текущего адреса, входы сигналов проверяемых логических условий соединены с .первой группой входов блока формирования адреса, выходы которого соединены с информационными входами первого блока элементов И, выходы первого блока элементов И соединены с второй группой входов регистра текущего адреса, выходы которого соединены с информационными входами ассоциатив ного блока памяти и с адресными вхо-дами постоянного блока памяти, выходы постоянного блока памяти соединены с информационными входами регистра микрокоманды, выходы перcoro поля которого соединены с второй группой входов блока формирова.ния адреса и с первой группой вхо" дов блока контроля, выходы второго поля регистра микрокоманды соединены с второй группой входов блока контроля и с информационными входами второго блока элементов И, выходы второго блока элементов И явля" ются выходами микроопераций устройства, выходы ассоциативного блока памяти соединены с информационными входами регистра кода времени, выходы которого соединены с третьей группой входов блока контроля и с информационными входами третьего блока элементов И, счетный вход счетчика времени соединен с первыми управляющими входами первого и вто" рого блоков элементов И, единичный выход триггера отказа соединен с вы" ходом сигнала отказа устройства, а нулевой выход триггера отказа соединен с первым входом первого элемен та И, второй вход которого соединен с входом тактовых импульсов устройства, выход первого элемента

И соединен с управляющим входом постоянного блока памяти, о т л ич а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены первый и второй элементы задержки, первый, второй, третий и четвертый элементы ИЛИ, пер" вый и второй одновибраторы, третий и четвертый элементы И, триггер блокировки и блок элементов ИЛИ, причем выход первого элемента И соединен с первым входом третьего элемента И и через первый элемент задержки соединен с первыми управляющими входами первого и второго блоков элементов

И и со счетным входом счетчика вре27726

10 мени, выход которого соединен с единичным входом триггера отказа, вход установки начального состояния устройства соединен с нулевыми входами регистра микрокоманды, триггера отказа и с первыми входами первого, второго и третьего элементов ИЛИ, выход "Конец участка микропрограммы" группы выходов микроопераций устройства соединен с вторым входом третьего элемента ИЛИ, с первым входом второго элемента И и через второй элемент задержки соединен с вторым входом первого элемента ИЛИ, выход которого соединен с нулевым sxoдом счетчика времени, первый выход блока контроля соединен с вторыми управляющими входами первого и второго блоков элементов И, с единичным входом триггера блокировки и вторым входом второго элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с нулевым входом триггера блокировки, нулевой выход которого соединен с вторым входом третьего элемента И, выход третьего элемента И соединен с управляющим входом ассоциативного блока памяти, выход третьего элемента ИЛИ соединен с нулевым входом регистра кода времени, выходы регистра кода времени соединены с входами. четвертого элемента ИЛИ, выход которого через первый одновибратор соединен с прямым входом четвертого элемента И, выход четвертого элемента И соединен с управляющими входами третьего блока элементов И, выходы которого соединены с первыми входами блока элементов ИЛИ, выход второго одновибратора соединен с вторым входом блока элементов ИЛИ, выходы блока элементов ИЛИ соединены с единичным входами счетчика времени, второй выход блока контроля соединен с входом второго одновибратора и инверсным входом четвертого элемента И.

2. Устройство по п.l, о т л и " ч а ю щ е е с я тем, что блок формирования адреса содержит группу элементов И и группу сумматоров по модулю два, причем входы немодифицируемой части адреса второй группы входов блока соединены с выходами немодифицируемой части адреса груйпы выходов блока, входы модифицируемой части адреса второй группы входов блока соединены с первой группой входов сумматоров по модулю два группы, выходы которых соединены с входами модифицированной части адреса группы входов блока, входы кода проверяемого логического условия второй грУппы входов блока соединены с первыми входами элементов

И группы, первая группа входов блока соединена с вторыми входами элементов И группы, выходы которых соединены с второй группой входов сумматоров по модулю два группы.

3. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок контроля содержит первый, второй и третий сумматора по модулю два и элемент

ИЛИ,причем первая группа входов блока соединена с входами первого сумматора по модулю два, выход которого соединен с первым входом элемента ИЛИ, выход которого является первым выходом блока контроля, вторая группа входов блока контроля соединена с входами второго сумматора по модулю два, выход которого соединен с вторым входом элемента ИЛИ, третья группа выходов блока контроля соединена с входами третьего сумматора по модулю. два, выход которого является вторым выходом блока контроля. l

Изобретение относится к вычислительной технике и может быть использовано при проектировании микропрограммных управляющих устройств электронных вычислительных машин.

Известно микропрограммное устройство управления, содержащее запоминающие устройства, регистры адресов и микрокоманды, счетчик, элементы

И, а также блок контроля 11 ).

26

4 первого элемента И, второй вход которого соединен с входом тактовых импульсов устройства, а выход .соеди-нен с управляющим входом постоянного запоминающего устройства (? ).

Недостатками данного устройства являются низкие отказоустоичивость, оперативность восстановления сбоев и как следствие, низкая надежность.

Низкая отказоустойчивость функционирования устройства обусловлена частым обращением к ассоциативному блоку памяти в процессе его функционирования.

В случае возникновения сбоя при считывании очередной микрокоианды из постоянного блока памяти, в устройстве - прототипе происходит повтор. ное считывание кода времени из ассо- циативного блока памяти по коду ад" реса первой микракоманды. реализуемого участка микропрограммы. Если .сбой

-произошел при выполнейии I-й микро" команды выполняемого участка микропрограммы, то обращение к ассоциативному блоку памяти будет осуществляться по адресу первой микрокоманды этого участка микропрограммы до момента устранения -сбоя. Если сбой не исчезнет (т.е.. наступил отказ устройства, то обращение к ассоциативному блоку памятй будет осуществляться в течение всего допустимого. времени, код которого записан в счетчик времени. Вероятность воз" никновения сбоя при считывании инфо0Màöèè из ассоциативного блока памяти с увеличением числа обращений к нему увеличивается. Число, искажений считываемого из ассоциативного блока памяти кода допустимого -времени выполнения участка микропрограммы, необнаруживаемых блоком контроля, при этом возрастает. Возможны два вида необнаруживаемйх искажений кода до" пустимого времени выполнения: искаженное значение кода допустимого времени выполнения больше допустимого значения; искаженное значение кода допустимого времени выполнения меньше допустимого значения.

При первом виде искажения отказ микропрограммного устройства управления фиксируется .с задержкой.

При этом время исправного действия устройства-прототипа уменьшается.

При втором виде искажений отказ устройства - прототипа может быть сформирован раньше, чем окончится

3 10277

Недостатком указанных устройств является низкая отказоустойчивость, обусловленная тем, что число повторов реализации соответствующих участков микропрограммы в случае сбоя фикси .ровано. Это обстоятельство не позволяет гибко использовать временную избыточность, устройства.

Наиболее близким по технической сущности и достигаемому эффекту к t0 . предлагаемому является микропрог. раммное устройство управления, содер.жащее постоянный и ассоциативный запоминающие блоки, регистр текущего адреса, регистр микрокоманды, регистр кода времени, счетчик времени, триггер отказа, блок контроля, первый, второй и третий блоки эле ментов И, первый и второй элементы

И, блок формирования адреса„ причем входы кода операции устройства соединены с первой группой входов регистра:текущего адреса, входы сигналов проверяемых логических усло.вий соединены с первой группой вхо,дов блока формирования адреса, вы"

:: ходы. которого соединены с информа ционными входами первого блока эле ментов И, выходы которых соединены. со второй группой входов регистра текущего адреса, выходы которого

30 соединены с .адресными входами ассо-: циативного блока-памяти и Ч адрес. ными входами постоянного блока па. мяти, выходы которого соединены с информацйоннымй,входами .регистра иикрокоманды, выходы первого- поля которого„соединейы с второй группой. .входов -блока формировайия .адреса и с первой группой входов блока контроля, .выходы второго поля - регист: ра микрокоманды соединены с второй

rpynnoA аходов блока контроля и с информационными вхОдамй второго блока элементов И, выходы которых являются выходами микроопераций устройства, выходы ассоциативного блока памяти соединены с информационными: входами регистра кода времени, вы" ходы которого соединены с. третьей группой входов блока контроля и с 50 информационными входами третьего блока элементов И, счетный вход счет-! чика времени соединен с первыми управляющими входами первого и второго блоков элементов И, единичный выход 55 триггера отказа соединен с выходом . сигнала отказа устройства, а нулевой выход соединен с первым входом

1027726 микрокоманды сравнимо с минимальным числом тактов работы устройства по формированию микрокоманд j-ro участка микропрограммы. Это обуславливает низкую оперативность восстановления сбоев, Таким образом, указанные недостатки снижают надежность устройства и оперативность восстановления микрокоманд при сбоях.

Цель изобретения - повышение надежности микропрограммного устройства управления, Поставленная цель достигается тем, что в микропрограммное устройство управления, содержащее постоянный и ассоциативный блоки памяти, регистр текущего адреса, регистр микрокоманды, регистр кода времени, счетчик времени, триггер отказа, блок контроля, первый, второй и третий блоки элементов И, первый и второй элементы И, блок формирования адреса, причем входы кода операции устройства соединены с первой группой входов регистра текущего

40 время выполнения участка микропрограммы, в то время как для восстановления сбоев микрокоманд и завершения выполнения участка микропрограмм можно было бы использовать дополнительные такты работы устройства.

Следовательно, надежность известного микропрограммного устройства управления является низкой из-за большого числа обращений к ассоциа- 10 тивному блоку памяти (при каждом считывании микрокоманд со сбоем из постоянного блока памяти и при считывании первой микрокоманды каждого участка микропрограммы).

f5

Кроме того, s устройстве-прототипе с возникновением сбоя при считывании п=й микрокоманды J -го участка микропрограммы осуществляется повторное выполнение J"ãî участка 20 микропрограммы, начиная с первой микрокоманды. При этом вероятность возникновения сбоев в работе устрой1 ства увеличивается, что также снижает отказоустойчивость устройства-прототипа.

Так как при восстановлении считанной со сбоем и-й микрокоманды в устройстве-прототипе осуществляется повторное считывание микрокоманд -ro участка микропрограммы, то число тактов работы устройства по восстановлению считанной со сбоем адреса, входы сигналов проверяемых логических условий соединены с первой группой входов блока формирования адреса, выходы которого соединены с информационными входами первого блока элементов И, выходы первого блока элементов И соединены с второй группой входов регистра текущего адреса, выходы которого соединены с информационными входами ассоциативного блока памяти и с адресными входами постоянного блока памяти, выходы постоянного блока памяти соединены с информационными входами регистра микрокоманды, выходы первого поля которого соединены с второй группой входов блока формирования адреса и с первой группой входов блока контроля, выходы второго поля регистра микрокоманды соединены с второй группой входов блока контроля и с информационными входами второго блока элементов И, выходы второго блока элементов И являются выходами микроопераций устройства, выходы ассоциативного блока памяти соединены с информационными входами регистра кода времени, выходы которого соединены с третьей группой входов блока контроля и с информационными входами третьего блока элементов И, счетный вход счетчика времени соединен с первыми управляющими входами первого и второго блоков элементов И, единичный выход триггера отказа соединен с выходом сигнала отказа устройства, а нулевой выход триггера отказа соединен с первым входом первого элемента И, второй вход которого соединен с входом тактовых импульсов устройства, выход первого элемента И соединен с управляющим входом постоянного блока памяти, введены первый и BTQ рой элементы задержки, первый, второй, третий и четвертый элементы

ИЛИ, первый и второй одновйбраторы, третий и четвертый элементы И, триггер блокировки, блок элементов

ИЛИ, причем выход первого элемента

И соединен с первым входом третьего. элемента И и через первый элемент задержки соединен с первыми управляющими входами первого и второго блоков элементов И и со счетным входом счетчика времени, выход которого соединен с единичным входом триггера отказа, вход установки начального состояния устройства соеди1027726 нен с нулевыми входами регистра микрокоманды, триггера отказа и с первыми входами первого, второго и .третьего элементов ИЛИ, выход "Конец участка микропрограммы" группы выходов микроопераций устройства соединен с вторым входом третьего элемента .ИЛИ, с первым входом второго элемента И и через второй элемент задержки соединен с вторым входом 1О

rrepeoro элемента ИЛИ, выход которого соединен с нулевым входом счетчика времени, первый выход блока контроля соединен с вторыми управляющими входами первого и второго блока элементов И, с единичным входом триггера блокировки и вторым входом второго элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход второго эле- о мента ИЛИ соединен с нулевым входом триггера блокировки, нулевой выход которого соединен с вторым входом, третьего элемента И, выход третьего элемента И соединен с управляющим входом ассоциативного блока памяти, выход третьего элемента ИЛИ соединен с нулевым входом регистра кода времени, выходы регистра кода времени соединены с входами четвертого элемента ИЛИ, выход которого через

30 первый одновибратор соединен с прямым входом четвертого элемента И, выход четвертого элемента И соединен с управляющими входами третьего блока

Элементов И, выходы которого соедине- З5 ны с первыми входами блока элементов ИЛИ, выход второго одновибратора соединен с вторым входом блока элементов ИЛИ, выходы блока элементов ИЛИ соединены с единичными вхо- 4О .дами счетчика времени, второй выход блока контроля соединен с входом второго одновибратора и инверсным входом четвертого элемента И.

Блок формирования адреса содер- 4> жит. группу элементов И, группу сумматоров по модулю два, причем входы немодифицируемой части адреса второй группы входов блока соединены с выходами немодифицируемой части ад- 50 реса группы выходов блока, входы модифицируемой части адреса второй группы входов блока соединены с первой группой входов сумматоров по модулю два группы, выходы которых сое- 55 динены со входами модифицированной части адреса группы выходов блока, входы кода проверяемого логического условия второй группы входов блока соединены с первыми входами элементов И rруппы, первая rpynna вхддов блока соединена с вторыми входами элементов И группы, выходы которых соединены с второй группой входов сумматоров по модулю два группы.

Кроме того, блок контроля содержит первый, второй и третий сумматоры по модулю два, элемент ИЛИ, причем первая группа входов блока соединена с входами первого сумматора по модула два, выход которого соединен с первым вхоДом элемента ИЛИ, выход которого является первым выходом блока контроля, вторая группа входов блока контроля соединена с входами второго сумматора по модулю два, выход которого соединен с вторым, входом элемента ИЛИ, третья группа входов блока контроля соединена с входами третьего сумматора по модулю два, выход которого является вторым выходом блока контроля.

Сущность изобретения состоит в повышении отказоустойчивости устройства и оперативности восстановления микрокоманд при сбоях путем увеличения вероятности безотказной работы средств контроля и уменьшения времени выполнения участков микропрограммы. При считывании первой микрокоманды текущего участка микропрограммы из постоянного запоминающего устройства, из ассоциативного запоминающего устройства считывается и записывается в счетчик времени код времени, в течение которого этот участок микропрограммы должен быть выдан на выходы микроопераций устройства.

8еличина этого кода времени для каждого участка микропрограммы задается своя, она определяется максимальным временем, в течение которо-. го могут быть сформированы микрокоманды данного участка микропрограммы, Если очередная i-я микрокоманда j-го участка считывается со сбоем из постоянного блока памяти и текущее время выполнения участка микропрограммы меньше допустимого времени; то она на выходы микроопераций устройства не выдается. При этом она считывается повторно и снова ripoверяется. Если микрокоманда повторно считана правильно, то она поступает на выходы микооопераций устройства, и с поступлением очередного

40

9 1027 тактового импульса формируется (1+1) -я микрокоманда j -го участка микропрограммы. Если же повторно микрокоманда считывается со сбоем и время, отведенное на ее выполнение, не кон5 чилось, то она аналогично описанному выше алгоритму считывается третий раз и проверяется.

Если после и повторных считываний "й микрокоманды (тактов )сбой не исчезнет и допустимое время, отведенное на ее выполнение вышло, то фиксируется отказ микройрограммного устройства управления.

Отказ устройства фиксируется и при выполнении Р-й микрокоманды 1-го участка если время на выполнение все" го 0-го участка кончилось, а участок остался невыполненным.

Код дОпустимОго интервала времени считывается одновременно со считыванием первой микрокоманды )-го участка микропрограммы, записывается в счетчик времени и хранится в нем до окончания выполнения j -ro участка микропрограммы.

Введение третьего элемента И и обусловленных им связей позволяет формировать сигнал на управляющий вход ассоциативного блока памяти.

Введение третьего элемента ИЛИ и обусловленных им связей позволяет формировать сигнал на нулевой вход регистра кода времени.

Введение первого элемента задержки позволяет формировать сиг- Ç5 налы на первые управляющие входы первого и второго блоков элементов

И и на счетный вход счетчика времени °

Введение второго элемента ИЛИ и обусловленных им связей позволяет формировать сигнал на нулевой вход триггера блокировки.

Введение триггера блокировки и обусловленных им связей позволяет 45 управлять считыванием информации из ассоциативного блока памяти.

Введение четвертого элемента ИЛИ, первого одновибратора, четвертого элемента И и обусловленных ими связей позволяет управлять выдачей кода времени из регистра кода времени на счетчик времени через блок элементов ИЛИ.

Введение второго элемента задержки, первого элемента ИЛИ и обусловленных ими связей позволяет фор726 10 мировать сигнал на нулевой вход счетчика времени.

Введение второго одновибратора и обусловленных им связей позволяет формировать сигнал„ соответствующий дополнительному коду минимального времени выполнения участка микропрограммы и выдачи его на вторые входы соответствующих элементов ИЛИ блока элементов ИЛИ, Введение блока элементов ИЛИ и обусловленных им связей позволяет передавать на единичные входы счетчика времени дополнительный код допустимого времени выполнения -го участка микропрограммы.

Соединение выходов регистра текущего адреса с адресными входами ассоциативного блока памяти позволяет считывать по адресу первой микрокоманды j ãî участка микропрограммы дополнительный код времени выполнения участка микропрограммы.

На фиг. 1 представлена Функциональная схема микропрограммного устройства управления с исправлением ошибок; на фиг.2 - функциональная схема блока формирования адреса; на фиг. 3 — блока контроля.

Устройство содержит (фиг.1) входы 1 кода операции, регистр 2 текущего адреса, постоянный блок 3 памяти, регистр 4 микрокоманды с первым полем 4.1 и вторым полем 4.2, блок

5 формирования адреса, первый блок элементов И 6, входы 7 сигналов логи. ческих условий, второй блок элементов И 8, выходы 9 микроопераций устройства, третий элемент И 10, ассоциативный блок 11 памяти, регистр

12 кода времени, третий блок эле" ментов И 13, третий элемент ИЛИ 14, вход 15 тактовых импульсов, первый элемент И 16, первый элемент 17 задержки, второй элемент И 18, второй элемент ИЛИ 19, триггер 20 блокировки, четвертый элемент ИЛИ 21, первый одновибратор 22, четвертый элемент И 23, второй элемент 24 задержки, блок 25 контроля, первый элемент ИЛИ 26, счетчик 27 времени, второй одновибратор 28, вход 29 установки устройства в начальное состояние, триггер 30 отказа, выход

31 сигнала отказа, блок элементов

ИЛИ 32, группу выходов 33 (фиг.2) группу сумматоров 34 по модулю два, группу входов 35, группу элементов

И 36, а также первую группу входов

27726 12

5 !

11 10

37 (Фиг.3 ),первый сумматор 38 rio модулю два, элемент ИЛИ 39, первый выход 40,вторую группу входов 41,вто рой сумматор 42 по модулю два, тре тью группу входов 43, третий сумматор 44 по модулю два, второй выход

45.

Входы 1 кода операции служат для выдачи кода операции на регистр 2 текущего адреса, который служит для хранения кода адреса очередной микрокоманды и выдачи его на адресные входы постоянного блока 3 памяти и ассоциативный блок 11 памяти запоминающего устройства.

В блоке 3 хранятся коды микрокоманд, формируемых микропрограммным устройством управления с исправлением ошибок. Каждая микрокоманда, считываемая из блока 3, состоит из трех полей: поля кода микроопера" ций, поля кода базового адреса очередной микрокоманды, поля кода проверяемого логического. условия, Регистр 4 предназначен для хранения считанной из блока 3 микрокоманды. При этом в поле 4.2 хранится первое поле считанной микрокоманды, а в поле 4.1 - второе и третье поля считанной микрокоманды.

Блок элементов И 8 служит для передачи информации с поля 4.2 регистра 4 на выходы 9 устройства при наличии разрешающих сигналов на первом и втором управляющих входах.

В блоке 11 хранятся дополнительные коды, соответствующие допустимому времени выполнения j-ro участка микропрограммы. Информация из блока ll считывается только при первом считывании из блока 3 первой микрокоманды выполняемого участка микропрограммы и записывается в регистр

12. Регистр 12 предназначен для хранения дополнительного кода времени, считанного с блока 11, и выдачи его через блок элементов И 13 при наличии сигнала на управляющем входе последнего через блок элементов ИЛИ 32 на единичные входы счетчика 27.

Элемент И 10 служит для формирования сигнала на управляющий вход блока 11, Элемент И 16 позволяет передавать тактовые импульсы с входа

15 на управляющий вход блока 3, на элемент И 10 и на элемент 17 задержки при правильном функционировании микропрограммного устройства управления (триггер 30 находится в нуле25

55 вом состоянии ) и блокировать выдачу импульсов с входа 15 в противном случае (триггер 30 находится в единичном состоянии ). Элемент 17 задержки предназначен для задержки тактового импульса с выхода элемента И 16 на время считывания ин" формации из блока 3, записи ее в регистр 4 и проверки правильности ее считывания в блоке 25 контроля.

Триггер 20 блокировки предназначен для управления считыванием инФормации из блока 11. При неправильном считывании первой микрокоманды

j-ro участка микропрограммы (первом ее считывании 1триггер 20 устанавливается в единичное состояние. и находится в этом состоянии до конца выполнения j-го участка микропрограммы.

Элемент ИЛИ 21 предназначен для формирования сигнала, соответствующего ненулевому содержимому регистра 12, Одновибратор 22 позволяет формировать по входному сигналу с задержкой выходной импульс и выдачу его через элемент И 23 при правильном счи" тывании информации из блока !1 на управляющий вход блока элементов

И 13. Время задержки определяется временем контроля правильности счи» тывания кода времени из блока !! и записи его в регистр 12.

Элемент 24 задержки предназначен для задержки сигнала "Конец участка микропрограммы" на время выдачи мик" рокоманды на выходы 9 устройства.

Счетчик 27 служит для подсчета времени выполнения j-го участка микропрограммы.

При правильном считывании кода времени выполнения j -го участка микропрограммы в счетчик 27 записывается с выходов регистра 12 дополнитель-. ный код времени выполнения )-го участ ка. При каждом считывании информа" ции из блока 3 (как правильном, так и неправильном ) на счетный вход счетчика 27 поступает тактовый импульс и его содержимое увеличивается при этом на единицу.

При считывании последней микрокоманды j-го участка микропрограммы сигнал "Конец участка микропрограммы" поступает на нулевой вход счетчика.

При этом счетчик 27 обнуляется.

Если после обращений к блоку 3 все микрокоманды j-ro участка микропрограммы устройством на выходы

13 1027 не выданы, то счетчик 2/ переполняется и на его выходе появляется импульс, идентифицирующий отказ. устройства.

Триггер 30 отказа предназначен для формирования сигнала на выход 31 при отказе устройства. При этом тактовые импульсы с входа 15 через элемент И 16 на элементы устройства до восстановления отказа устройства не поступают.

Блок 5 формирования адреса служит для формирования адреса очередной микрокоманды и выдачи его через блок элементов И 6 на регистр 2.

На вторую группу входов блока поступает код базового адреса (i+1)микрокоманды и код проверяемого логического условия.

На первую группу входов блока 5 поступают сигналы логических условий.

Блок 5 формирования адреса (фиг.2)

Функционирует следующим образом,.

В заисимости от содержимого кода проверяемого логического условия блок, работает в двух режимах. Первый режим работы .соответствует нулевому значению логического словия, т ° е. формированию микропрограммным устройством управления микрокоманд на

30 линейных участках выполняемой микропрограммы. Адрес очередной микрокоманды, формируемый на выходах

33 блока 5, соответствует адресу на входе. 35

Так как на входе 35 код нулевой, то на выходах группы элементов И 36 сигналы отсутствуют и код с входа проходит через группу сумматоров 34 по модулю два на выходы модифици- 40 рованной части адреса группы выходов

38 без изменений.

Немодифицировання часть кода адреса группы выходов 33 с входом немодифицируемой части адреса группы 45 входов поступает непосредственно.

Второй режим работы. Содержимое кода на входе 35 отличное от нуля.

Этот режим соответствует формированию микропрограммным устройством 50 управления очередной микрокоманды в точке ветвления микропрограммы, т.е. после проверки логического условия, заданного кодом на входе 35, При этом Результат провеРки задан- 55 ных кодом логических условий выходов группы элементов И 36 поступает на группу сумматоров 34 по модулю

726 14 два, где суммируется по модулю два с кодом модифицируемой части адреса.

Назначение функциональных элементов блока 25 контроля (фиг ° 3) состоит в следующем, Сумматор 38 по модулю два предназначен для контроля на четность адресной части формируемой устройством микрокоманды.

Сумматор 42 по модулю два предназначен для контроля на четность опера" ционной части микрокоманды, формируемой устройством.

Сумматор 44 по модулю два предназ. начен для контроля правильности

1 считывания дополнительного кода времени j --го участка микропрограммы из блока 11.

Блок 25 контроля функционирует ! следующим образом.

Бсли информация из блоков 3 и 11 считывается правильно, то на выходах сумматоров 38, 42 и 44 по модулю два сигналы отсутствуют. При неправильном считывании адресной или операционной части микрокоманды из блока

3 на выходе соответственно сумматора 38 или сумматора 4?(или обоих сразу ) появляются единичные сигналы, которые через элемент ИЛИ 39 поступают на выход 40 устройства.

При неправильном считывании информации из блока 11 на выходе сумматора 44 возникает единичный сигнал, который поступает на выход 45, Микропрограммное устройство управления (фиг.1) функционирует следующим образом.

Перед началом работы устройства регистры 2, 4 и 12, триггеры 20 и 30 и счетчик 27 находятся в нулевом состоянии.

Код первой микрокоманды первого участка микропрограммы с группы входов 1 поступает на регистр 2. По очередному тактовому импульсу, поступающему с входа 15 устройства на управляющий вход блока 11 и через элемент

И 10 на управляющий вход блока 11, из блока 3 происходит считывание первой микрокоманды в регистр 4, а из блока 3 происходит считывание дополнительного кода допустимого времени выполнения первого участка реализуемой микропрограммы. Далее записанная в регистры 4 и 12 информация поступает на контроль в блок 25 контроля.

1027726

2S элементом 17 задержки, микрокоманда

30 с поля 4.2 регистра на выходы 9 ус™ ройства через блок элементов И 8 не выдается, адрес Очередной микрокоманды в регистр 2 не записывается, содержимое счетчика 27 увеличивается на единицу, З5 С приходом очередного тактового импульса на вход 15 устройства из блока 3 осуществляется повторное считывание первой микрокоманды.

Так как триггер 20 находится в еди4о ничном состоянии, то на управляющий вход блока 11 импульс не поступает (информация из блока 11 считывается, при Формировании микрокоманд j-го участка микропрограммы один раз, 45 а именно при формировании его первой микрокоманды).

Если при повторном считывании первая микрокоманда записывается в регистр 4 без сбоя (сигнал на пер50 вом выходе блока контроля исчезает ), то тактовый импульс, задержанный элементом 17 задержки, открывает по первому. управляющему входу блоки элементов И 6 и 8 и увеличивает содержимое счетчика 27 на единицу.

При этом код микрокоманды с поля

4.2 регистра 4 поступает на выходы 9 устройства, а адрес очередной микро15

Далее в зависимости от результатов контроля устройство функционирует в одном из четырех режимов.

Первый режим. Правильное считыва ние информации из блоков 3 и 11.

Второй режим. Правильное считывание информации с блока 11 и сбой при считывании информации с блока 3.

Третий режим. Правильное считывание информации с блока 3 и сбой при считывании информации с блока 11.

Четвертый режим. Сбой при считывании информациии с блоков 11 и 3.

Функционирование устройства в первом режиме.

При правильном считывании информации из блоков 3 и 11 сигналы íà первом и втором выходах блока 25 конт- .. роля .25 отсутствуют. Так как содержимое регистра 12 не равно нулю, то на выходе элемента ИЛИ 21 появляется сигнал.

Задержанный одновибратором 22 сигнал с выхода элемента ИЛИ 21 не воздействует на управляющий вход блока элементов И 13. Дополнительный код времени с регистра 12 поступает через блок элементов И 13 на счетчик

27 времени. Тактовый импульс, задержанный элементом 17 задержки на время, поступает на первые управляющие входы блоков элементов И 6 и 8 и на счетный вход счетчика 27.

При этом адрес очередной микрокоманды с выходов блока 5 формиро-. вания адреса через блок элементов

И 6 поступает на регистр 2, операционная часть микрокоманды с поля 4,2 регистра 4 через блок элементов И 8 поступает на выходы микроопераций устройства и содержимое счетчика 27 увеличивается на единицу.

С поступлением очередного и последующих тактовых импульсов на вход

15 устройства осуществляется формирование второй и последующих микрокоманд первого участка микропрограммы по описанному выше алгоритму, Особенностью функционирования устройства при этом будет то, что при считывании второй и последующих микрокоманд первого участка микропрограммы информация из блока 11 в регистр 12 считываться не будет, так как в нему возможно обращение по адресам первых микрокоманд выполняемых участков микропрограмм. При формировании последней микрокоманды пер-вого участка микропрограммы на соот16 ветствующем выходе "Конец участка программы" группы выходов 9 появится единичный сигнал. Этот сигнал установит в нулевое состояние регистр 12 через элемент ИЛИ 14, через элемент

24 задержки и элемент ИЛИ 26 установит в нулевое состояние счетчик

27, через элемент И 18 и элемент

ИЛИ 19 подтвердит нулевое состояние триггера 20.

Адрес первой микрокоманды второго участка микропрограммы с поля 41 регистра 4, пройдя через блок 5 и блок элементов И б, записывается в регистр 2. Далее микропрограммное устройство управления функционирует

° аналогично описанному выве алгоритму.

Функционирование устройства во втором режиме.

При считывании из блока 3 кода первой микрокоманды первого участка микропрограммы со сбоем на первом выходе блока 25 контроля появляется единичный сигнал. При этом триггер 20 устанавливается в единичное состояние, а блоки элементов И 6 и 8 зак" рываются по второму управляющему входу. Тактовым импульсом, задержанным

1027726

17 команды записывается с выходов блока формирования адреса 5 в регистр

2. Далее по описанному выше алгоритму осуществляется формирование очередных микрокоманд участка.

Если же повторно микрокоманда считывается со сбоем из блока 3, то,, сигнал на первом выходе блока 25 кон троля не исчезает и устройство функ" 10 ционирует далее аналогично функционированию после первого считывания со сбоем данной микрокоманды. Если при повторных считываниях первой микрокоманды сбой не исчезает за время, определяемое допустимым временем выполнения данного участка, то счет- . чик 27 переполняется и на его выходе " появляется импульс. Этот импульс устанавливает триггер 30 в единичное состояние. При этом на выход 31 устройства .поступает- сигнал возникнове" ния отказа устройства и блокируется прохождение тактовых импульсов через элемент И 16, 25

Если сбой произошел при считывании -й микрокоманды 1-го участка микропрограммы, то устройство функционирует аналогично описанному выше алгоритму, Если после повторных считываний Р-й микрокоманды 1-го участка микропрограммы сбой не исчезает, то фиксируется отказ устройства, Если при формировании всех микрокоманд 3-со участка микропрограммы общее время выполнения участка меньше, чем допустимое время, то отказ устройства не фиксируется и оно переходит к формированию микрокоманд (j+1)-го участка микропрограммы.

Функциони