Импульсное логическое устройство

Импульсное логическое устройство

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (i9) (11) 3(59 Н 03 К 19 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbtTMA (21) 3431695/18-21 .(22) 26,04- ° 82 (46)- .07.08.83. Вюл.. М 29 (72) д И, Стариков, В.С. Павлов, A.Ä. Стариков и. И.А. Юдин (53) 62 1 ° 37 4 (О 88. 8) ° . (56) ПТЙ, 1981, 9 6, с. 77 -79, рис. 2 (прототип) (54) Я7} 3, ° ИИПУЛЬСНОЕ ЛОГИЧЕСКОЕ

УСТРОЙСТВО, содержащее входной логический элемент, выходной транзистор, эмиттер которого соединен с общей шиной, и выходной трансформатор, вторичная обмотка. которого подключена к выходным шинам, а первичная своими двумя-выводами соединена соответственно с коллектором выходного транзистора и с шиной питания, о т л ич а ю щ е е с я тем, что, с целью защиты.от пробоя при возникновении статического режима, оно дополнительно содержит узел блокировки, через который выход входного логического элемента соединен с базой выходного транзистора.

2..устройство по п.1 î т л ич а ю щ е е с я тем, что, с целью исключения влияния кратковременных сбоев, в нем узел блокировки состоит из входного резистора, резистора смещейия,трайзйс .(ора,.блокировки,конденсатора блокировки,"времязадающего резистора и схемы совпадения, причем первый вход схемы совпадения соединен с входом узла блокировки и .первым выводом входного резистора, второй вход — с коллектором транзистора блокировки и первыми выводами пар раллельно соединенных : кондейсатора:: блокировки и времязадакнйего резистора, вторые выводы которых соединены с общей шиной, выход схемы совпаде-, Я ния соединен с выходом узла блокировки, база транзистора блокировки соединена с вторым выводом входного резистора и первым выводом резистора смещения,-эмиттер транзистора бл кировки и второй вывод резистора сме- щения соединены с . шиной пиС тания.

1034189

Изобретение относится к импульсной технике, а именно к узлам управления, работающим в импульсном режиме, в которых исходные сигналы формируются с помощью логических элементов, а затем через схемы согласования уровней подаются на всевозможные исполнительные элементы, в том числе и на трансформаторы.

Наиболее близким к предлагаемому по технической сущности является генератор возбуждения, содержащий входной логический элемент, транзисторную Схему согласования уровней и трансфор. маторную нагрузку 51 3. 1

Недостатком прототипа является от- 15 сутствие элементов схемы согласования уровней от пробоя при возникновении статического режима, в результате чего они могут выйти из строя .

Цель изобретения — защита от про20 боя при возникновении статического„режима и исключение влияния кратковременных сбоев.

Поставленная цель достигается тем, что импульсное логическое устройство, содержащее входной логический элемент, выходной транзистор, эмиттер которого соединен с общей шиной, и выходной трансформатор, вторичная обмотка которого подключена к выходным шинам, а первичная своими двумя вызодами соединена соответственно с коллектором выходного транзистора и с шиной питания, дополнительно содержит узел блокировки, через 35 который выход входного логического элемента соединен с базой выходного.транзистора.

Кроме того, узел блокировки содержит входной резистор, резистор сме- 4р щения, транзистор блокировки, конден сатор блокировки, времязадающий резистор и схему совпадения, причем первый вход схемы совпадения соединен с входом узла блокировки и с 45 первым выводом входного резистора, второй вход — с коллектором транзистора блокировки и первыми выводами параллельно соединенных конденсатора блокировки и времязадающего резистора, вторые выводы которых соединены с обшей шиной, выход схемы совпадения соединен с выходом узла блокировки, база транзистора блокировки соединена с вторым выводом входного резистора.и первым выводом резистора смещения, эмиттер тран« эистора блокировки и второй вывод резистора смещения с шиной питания.

На чертеже изображена йринципиальная схема устройства. . 60

Импульсное, логическое устройство содержит входной логический элемент

1, выходной транзистор 2, выходной трансформатор 3, узел 4 блокировки, входной резистор 5, резистор б сме- 65 щения„ транзистор 7 блокировки, конденсатор 8 блокировки, времязадающий резистор 9,схему 10 совпадения, входную шину 11, выходные шины 12, 13 и . шины 14 15 питания.

Входная шина 11 устройства через входной логический элемент 1 соединена с первым входом схемы 10 сов падения и с первым выводом входного резистора 5, второй вывод которого соединен с базой транзистора 7 блоI кировки и с первым выводом резистора

6 смешения. Эмиттер транзистора 7 блокировки и второй вывод резистора

6 смещения соединены с шиной питания

+ E .Второй вход схемы 10 совпапит денйя с коллектором транзистора 7 блокировки и с первыми выводамй параллельно соединенных конденсатора

8 блокировки и времязадающего резистора 9, вторые выводы которых соединены с шиной нулевого потенциала.

Выход схемы 10 совпадения соединен с базой выходного транзистора 2, эмиттер которого соединен с шиной нулевого потенциала, а коллектор с первым выводом первичной обмотки выходного трансформатора 3. Второй вывод первичной. обмотки выходного трансформатора 3 соедийен с шиной 14 питания, а вторичная обмотка подключена к выходным шинам устройства.

Импульсное логическое устройство работает следующим образом.

/ .На шины питания подается напряженйе,; величина которого рал величине нап" ряжения питания лог..= ескora элемента

1 и схемы 10 совпадения. Импульсная последовательность, поступ .ющая «а входную шину устройств;: через входной логической элемент 1 подается на первый вход схемы 10 совпадения и через входной резистор 5 на базу транзистора 7 блокировки, который периодически открываясь сигналами с уровнем логического нуля, подает напряжение питания + E»T на конденсатор 8 блокировки. Конденсатор 8 блокировки, таким образом, периодически заряжается до уровня логической единицы и поддерживает этот уровень на втором входе схемы 10 совпадения. В резул»тате импульсы приходят на выход - хс-,мы 10 совпадения и с помощью выходного транзистора 2, которьгй периодически открывается и закрывается, осуществляют фуйкционирование импульсного выходного трансформатора-3 °

При отсутствии импульсной последовательности на входе схемы на выходе входного логического элемента 1 может быть один из двух возможных уровней: либо уровень логического ну ля,,либо уровень логической единицы.

В первом случае логический нуль, по„-тупая на первый вход схемы 10 совпа- дения 10,вызывает запирание выходного

1034189

Составитель С.Пронин

Техред M.Гергель Корректор A. Дзятко

Редактор A. Ворович

Тираж 936 Подписное

ВНИИПИ Государственнвго комитета СССР по делам изобретений и открытий

113035, Москва, X-35, Рауыская наб., д. 4/5

Заказ 5643/59 филиал ППП Патент, Ужгород, ул. Проектная, 4 транзи стора 2, т.е. его блокировку. При этом. транзистор 7 блокировки открыт и на втором входе схемы совпадения поддерживается уровень логической единицы. Во втором случае на первый вход схемы 10 совпадения подается уровень логической единицы,однако при этом трайэистор 7 блокировки закрыт.

Надежность закрывания транзистора 7 блокирввки обеспечивается резистором

6 смещения. Конденсатор 8 блокировки начинает .разряжаться через времязадающий резистор 9. Когда она разрядится до уровня логического нуля, выходной транзистор 2 закрывается, т.е. в этом случае также осуществляется его блокировка. Времязадающий резистор 9 определяет время «раз.ряда конденсатора 8 блокировки, которое выбирается из таких соображений, чтобы исключить срабатывание узла 4 блокировки при временном пропадании нескольких импульсов в результате сбоя.

В предлагаемом импульсном логическом устройстве в случае пропадания импульсов на входе, выходной транзистор всегда закрыт, что обеспечи1О вает сохранение его работоспособности. При этом конструкция узла блоки ровки,осуществляющего защиту от статического режима, предусматривает возможность сбоев генератора импульсов таким образом, чтобы. блокировка не срабатывала при.кратковременном пропадании нескольких импульсов.