Устройство для контроля сбоев псевдослучайного испытательного сигнала

Устройство для контроля сбоев псевдослучайного испытательного сигнала

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СБОЕВ ПСЕВДОСЛУЧАЙНОГО ИСНЪГГАТЕПЬНОГО СИГНАЛА, содержащее генератор тактовой частоты, выходы которого подключены к синхронияирующему входу генератора псевдослучайного сигнала в параллельном коде и к управляющим входам выходного коммутатора , отличающееся тем, что, с целью повьшения точности контроля при увеличении тактовой частоты псевдослучайного испытательного сигнала и у геньшения уровня собственных помех, в него введены сумматоры по модулю два и входной коммутатор, выходы котопого подключены к сигнальным входам генератора всевдослучайного сигнала в параллельном коде, соединенным с входами соответствующих сумматоров по модулю два, другие входы которых :-...-..-.„ . соединены с выходами генератора псевдослучайного сигнала я параллельном коде, а выходы подключены к сигнальным входам выходного ком гутатора, причем выходы генератора тактовой частоты подключены к управляющим входам входного коммутатора. 2. Устройство по п. 1, о т л ичаю::ееся тем, что, с целью уменьшения искажений структуры пачек сбоев, между каждым из выходов входного коммутатора и соответствующим сигнальным входом генератора псевдослучайного сигнала в параллельном коS де включена введенная цепь из последовательно соединенных Рлока задержел ки и дополнительного сумматора по модулю два, а между выходом каждого сумматора по модулю два и соответствующим сигнальным входом выходного коммутатора включен введенный D-триггер, ко входу сброса каждого из которых подключен выхсгд введенсо ного блока интегрирования, вход коСП 00 торого соединен с выходом одного из сумматоров по модулю два, при го этом синхронизируюгще входы блоков задержки и J) -триггеров соединены с одним из выходов генератора тактовой частоты. 3. Устройство по п. 2, о т л и-. а ю щ е е с я тем, что блок ин тегрирования содержит последовяте.пьно соединенные фильтр нижних частот и пороговый элемент.

(sI)4 Н 04 !. 11/08

МГ ф P!7 . Дс

Фф 4 фь

СОЮЗ СОЯЕТСНИХ

СОЦИАЛИСТИЧЕСН ИХ

РЕСПУБЛИН

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (?1) 3286960/ 18-09 (2?) 18.05.8! (23) 22.05.81 по пп.?. и 3 (46) 15.08,83.Бюл. Р ЗО (?2) IO.Ê. Смирнов (71) Ленинградский электротехнический институт связи им. epoch.М.А.Бонч-Бруевича (53) 621.391;8(088.8) (56) Патент Великобритании и"- 128139, .кл. Н 04 !. 1/1О, 1972.

Патент СНА 1 3970894, кл. Н 04 В 1/ 1О, 1975 (прототип). (54) (57) . УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

СБОЕВ ПСЕВДОСЛУЧАЙНОГО ИСПЫТАТЕЛЬНОГО СИГНАЛА, содержащее генератор тактовой частоты, выходы которого подключены к синхрониэирующему входу генератора псевдослучайного . сигнала в параллельном коде и к управляющим входам выходного коммутатора, о т л и ч а ю щ е е с я тем, что, с целью повьппения точности контроля при увеличении тактовой частоты псевдослучайного испытятельного сигнала и уменьшения уровня собственных помех, в него введены. сумматоры по модулю два и входной коммутатор, выходы кото ого подключены к сигнальным входам генератора всевдослучайного сигнала в параллельном коде, соединенным с входа" ми соответствующих сумматоров по модулю два, другие входы которых

ВЗАИЬН РАНЬЕ ИЗДАННОГО

„„SU„„1035022 соединены с выходаии генератора псевдослучайного сигналя я параллельном коде, а выходы подключены к сигнальным входам выходного коммутатора, причем выходы генератора тактовой частоты подключены к управляющим входам входного коммутатора.

2. Устройство по и. 1, о т л ич а ю . вЂ, е е с я тем, что, с целью уменьщения искажений структуры пачек сбоев, между каждым иэ выходов входного коммутатора и соответствующим сигнальным входом генератора псевдослучайного сигнала в параллельном коде включена введенная цепь из после- Я довательно соединенных блока задержки и дополнительного сумматора по модулю два, а между выходом каждого сумматора по модулю два и соответствующим сигнальным входом выход- Я ного коммутатора включен введенный

Д-триггер, ко входу сброся каждого

3иий иэ которых подключен выхсд введен4> ного блока интегрирования, вход ко- М торого соединен с выходом одного ф3 иэ сумматоров по модулю два, при QO этом синхрониэирующие входы блоков Ю задержки и 1) -триггеров соединены с Ю одним из выходов генератора тактовой частоты.

3. Устройство по и. 2, о т л на ю щ е е с я тем, что блок интегрирования содержит последовятель- «В ® но соединенные фильтр нижних частот и пороговый элемент.

1035822

Изобретение. относится к технике измерений в пи>1>ровых линиях связи и может использоваться для выявления сбоев испытательного псевдослучай- . ного сигналя> поступающего на>вход линии связи, я также на выходе линии связи.

Целью изобретения является понышение точности контроля при увеличении тактоной частоты псевдослучайного испытательного сигнала и уменьшение уровня собственных помех, а также уменьшение искажений структуры пачек сбоев.

На чертеже приведена структур- 15 ная электрическая схема устройства для контроля сбоев псевдослучайного испытательного сигнала.

Устройство для контроля сбоен. псевдослучайного испытательного 10 сигнала содержит блок 1 интегрирования, состоящий из фильтра 2 нижних част т и порогового элемента 3, выходной коммутатор 4, сумматоры 5 и 6 по модулю два, блоки 7 и 8 задержки, дополнительные сумматоры 9 и 10 по мо. дулю дна, 9 -триггеры 11 и 12, входной коммутатор 13, генератор 14 тактовой частоты, генератор 15 псевдо-. случайного сигнала н пяраллелbHOM 30 коде, состоящий из двух ветвей, в первой из которых имеются Р -триггеры

16, и сумматор 17 по модулю двя, а во второй ветви 5 -триггеры 18 и сумматор 19 по подулю два.

Устройство работает следующим образом.

Исследуемый сигнал в виде М-последонательности поступает на вход входного коммутатора 13 который g0 осуществляет преобразование из последовательного кода на входе в двухразрядный бинарный параллельный код на своих выходах. При этом на каждом выходе входного коммутато- д ра 13 длительность кодового импульса ранна двум тактовым интервалам, причем сигнал, поступающий на вход сумматора .5, соответствует сигналу

5„, в первой половине предыдущего двухтактного интервала, а сигнал, поступающий ня вход сумматора б сигналу 5„ во второй полонине предыдущего двчхтактоного интервала преобразования иэ последователь- 55 ного кода ня входе в параллельный код на выходе входного коммутатора 13.

1ячяло двухтактового интервала задается напряжением полутяктовой частоты с выхода генератора 14 тактоRoA частоты. Генератор 14 входит в состав регенерационной аппаратуры исследуемой линии связи, либо является специальным выделителем тактовой частоты в данном устройстве, подобным выделителем тактовой час-. тоты регенераторов. Обозначим Б„, и 5 „ соответственно, коды сигналов на выходах Э -триггеров 11 и 12 аналогично кодам э и 9 в neph-3 h вой и второй половинах двухтактового интервала, задаваемого напряжением полутяктовой частоти с выхода генератора 14 тактовой частоты. Выразим, 5„ и 5„ через 5„, и 5„ и оператор и- зядержкй $ . Поскольку задержка в каждом иэ элементов, составляющих генератор 15, ранна двум такто,— вым интервалам, то оператор задержки для каждого из 3 ., -†триггер 11 и 12 выражается в форме Х

Устройство для контроля сбоев всендослучайного испытательного сигнала может работать в днух режимах: режим синхронизации, когда 2 --трип. геры 11 и 12 сброшены в нулевое состояние импульсом, сформированным на выходе порогового элемента 3 блока интегрирования 1 режим измерения сбоен, когда логические уровни напряжения на выходах

3-триггеров 11 и 12 изменяются в соответствии с сигналами на входах сумматоров 5 и 6, поскольку логический уровень напряжения на выходе порогового элемента 3 равен нулю.

Получим выражение для кодов 5 „ „

lI и 5„на выходах сумматоров 5 и 6 в первой и второй полонинах двухтактового интервала в режиме синхронизации, при котором с выхода суммагора 6 на вход блока 1 интегрирования поступает непрерывный поток импульсов ошибок. ala выходе .блока

1 интегрирования вырабатывается при этом сигнал уровня логической единицы1 который сбрасывает в нулевое состояние 3 -триггеры 11 и 12. Указанный поток импульсов ошибок образуется Потому, что сигнал, эаписянный в 2 -триггерах 16 и 18 генератора 15 в момент включения устройства, не соответствует по структ уре всевдослучайной последовательности, 1035822

19

Эз -)Х 9Х Х, (1) где выражение в скобках соответствует коду на выходе сумматора 17 по модулю два генератора 15, которое является результатом суииирования кода 5„Х на первом входе сумматора 17 и кода 5„X. на втоЯ рои его входе. Тогда справедливо соотно шение с

Аналогично можно вычислить, что

II код на выходе сумматора 6 5„ выражается в виде й, (С 15| С И п+ )п-1< + я-1< /" 5 +5р Х +

+5h, Õ (.з)

Код 5„ является результатом задержки всевдослучайного сигнала на один такт. Поэтому, используя оператор задержки, можно записать соотношение

25.5„Э„„Х (4) подставив которое в (2) и (3), получим выражения

s",- s„, (+к"+ х"}; <ц

S „ SÄ (I+ Х" К" )) (а) в которых полином 1 + X + Х" соот- .

11 ветствует образующему полиноиу генератора 15 псевдослучайного сигна- 4$ ла в виде М-последовательности со структурой обратных связей, показанной на чертеже.

Если псевдослучайный сигнал 5„ )

3„ вырабатывается генератором 15 50 со структурой обратных связей, описываемой образующим полинои 1 + Х +

+ X1, и не содержит сбоев, то 5"„ и 5" равны нулю (в установившемся

h режиме). В этом случае на входах 5S сброса 3 -триггеров 11 и 12 уста-. новится напряжение логического нуля, поскольку на вход блока 1 интегрипоступающей на вход входного комму татора 13.

II

В этом случае код сигнала В „, выражается суммой по модулю два кода, 4а одном входе сумматора 5 и кода 5 на выходе последнего 3 -триггера

16 первой ветви генератора 15, который можно выразить в следующем виде: рования поступает нулевое напряжение.

В результате 2 -триггеры 11 и 12 будут функционировать как блоки

7 и 8 задержки.

Устройство для контроля сбоев п(евдослучайного,испытательного сигнала переходит в режим изменения сбоев.

Если при этом в псевдослучайном сигнале появляются отклонения (сбои) по сравнению с эталонной M-последовательностью, т.е.

Е„,, (7) (е} где 5()(<„,1, 5 h - соответствующие значения кодов для М-,последовательности в первой и второй половинах двухтактового интервала, f „„, Fh аналогичные значения для сбоев М-последовательности, то на входах

3)-триггеров 11 и 12 появляются сигналы ошибки 5 „»,, 5 Ä, которые меняют логические уровни поступающего входного сигнала 9„, 5)1. При этом опорная псевдослучайная последовательность, записанная ранее в генераторе 15, не меняется. Благодаря этому на выходах В -триггеров

11 и 12 выделяется сигнал ошибок (сбоев) 9 „,, 5„ соответствующие сигналам сбоев Е„,, Е„ входного испытательного,йсевдослучайного сигнала 5„, 5h . Стуктура пачек сбоев в таком случае регистрируется без искажений, причем на сигнальных входах выходного коимутатора 4 появляются сигналы .

9 Е ( „ш „(S) первый из которых при мультиплексировании на выход выходного коммутатора 4 появляется в первой половине двухтактного интервала, а второй — во второй половине двухтактного интервала напряжения полутактовой частоты.

Покажем теперь, какии образом выходные сигналы 5,,»,, 5ï выражаются через входные сигналы 5„ ф„., Для данного устройства, работающего в. режиме измерения сбоев, мо:жет быть записана следующая система уравнений

5„(5„+5 ) t.с035822 з „,-(„, з„)х, т,+- сгт (20) s„-(s„x+s „)х (<+х )х,,ц

5 (В „Х ° 5 „,1К (1+х ) Х, (g) где 5, 5 — сигиалы,на выходах последйих Р -триггеров 18 и 16 обоих ветвей генератора 15.

Иэ системы уравнений (10) - (13) могут быть получены следующие уравнения для 5,, „и 5 „, . откуда следует, что с учетом (4) Умножение йа образующий полином .

1, + )(""4 Х в,уравнениях .(16), (17), означает выделение шибок Е ... Е 1 (7) и (8) из принятой М-йоследовательности. Поэтому уравнения (16), (17) для сбоев E ., E„ могут быть после соответствующих преобраэова» ннй записаны в следующей форме где t„,, с„ - сигналы. ошибок (сбоев) на сигнальных входах выходного коммутатора 4.

Уравнение (18) показывает., что сигнал ошибок на выходе выходного коммутатора 4 задержан на два тактовых интервала по отношению к сигналу ошибок (сбоев) во входной последовательности, однако, структура пачки сбоев на выходе полностью соответствует структуре пачки сбоев на входе.

Таким образом, благодаря тому, 10 что имеющиеся в предложенном устройстве дополнительные сумматоры 9, 10 по модулю два, а также сумматоры 17, 19 нигде не соединяются непосредст-. венно друг с другом, поскольку раэ15 делены Р -триггерами, сумма задержек в сумматоре 5 по модулю два Г и в

)-триггере 11 должна быть меньше двойного тактового интервала 2Т, т.е..

Если Г 7 4 нс то макси9 3

У мальное значение тактовой частоты

1/Т равно 250 МГц, что в 5 раэ

25 превышает соответствующее значение, достижимое в прототипе.

Поскольку основной тракт работает на полутактовой частоте, уменьшается уровень собственных помех в выход39 ном сигнале.

При необходимости дальнейшего .повышения быстродействия следует увеличить количество параллельных ветвей предложенного устройства

Кроме того, из-эа отсутствия ис- . кажений структуры пачек сбоев повышается точность контроля сбоев псевдослучайного испытательного сигнала и позволяется воэможность проводить Исследования статистики сбоев и их корреляционных характеристик.

1035822

Составитель Е. Голуб

Редактор П. Горькова Техред С.Мигунова

Корректор E. Сирохиан

Подписное филиал ШЧЛ "Патент", r. Ужгород, ул. Проектная, 4

Заказ 665И4 тираж 658

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5