Адаптер канал-канал

Адаптер канал-канал

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

7235 A, (191 (11) зов С 06 F 3/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3362114/18-24 (22) 10.12.81 (46) 23.08.83. Бюл. и 31 (72) Н.Н. Ерасова, В.А. Исаенко, В.А. Калиничев и В.М. Тафель (53) 681 ° 325(088.8) (56) 1. Авторское свидетельство СССР

11 734661, кл. С 06 Г 3/04, 1978.

2. Электронная вычислительная машина ЕС- 1050, И., "Статистика", 1976, с. 189- 190 (прототип). (54)(57) 1. АДАПТЕР КАНАЛ-КАНАЛ, со,держащий буферный регистр и два полуада 1тера, каждый из которых состоит из узла усиления входных сигналов, соединенного выходом с первыми входами регистра команд, и узла сравнения адресов, регистра адреса, соединенного выходом с вторым входом узла сравнения адресов, узла управления, первый вход которого подключен через дешифратор команд к выходу регистра команд, второй вход - к Ьыходу узла сравнения адресов, первый выход -. к второму входу регистра команд, второй выход непосредственно, а третий выход через регистр байта состояния соответственно к первому и второму входам узла коммутации выходных сигналов, входы узлов усиления входных

1 сигналов первого и второго полуадаптеров соединены соответственно с первым и вторым информационными входами ада пте ра, а выходы -. соот вет ст венно с первым и вторым входами буферного регистра, третий и четвертый входы которого подключены соответственно к четвертым выходам узлов управления первого и второго полуадаптеров, третьи входы и пятые выходы которых соединены соответственно с первыми и вторыми управляющими входами и выходами адаптера, выход буферного регистра подключен к третьим входам уз-, лов коммутации выходных сигналов первого и второго полуадаптеров, выходы которых являются соответственно первым и вторым информационными выходами адаптера, пятые выходы узлов управления первого и второго полуадаптеров являются соответственно первым и вторым управляющим выхо,дами адаптера, о т л и ч а ю щ и йс я тем, что, с целью повышения надежности адаптера, в него введены имитатор полуадаптера и три мульти- а плексора, причем выход регистра ад" реса в каждом полуадаптере соединен с четвертым входом узла коммутации выходных сигналов„ выходы первого, С второго и третьего мультиплексоров подключены соответственно к четвертым входам узлов управления первого фа и второго полуадаптеров и входу ими". ©j татора полуадаптера, а первые и вто-- ф;) рые входы — соответственно к выходамдешифраторов команд первого и второго полуадаптеров, шестые выходы узлов © управления первого и второго полуадаптеров подключены соответственно к третьему и четвертому входам третьего мультиплексора и к третьим вхр- . ,дам второго и первого мультиплексоров, четвертые входы которых соединены с первым выходом имитатора полуадапте- ) ра,. вторым выходом подключенного к пятому входу буферного регистра.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что имитатор полуадаптера содержит шесть триггеров, три элемента НЕ, семь элементов И

1037235 и два элемента задержки, причем первый и второй входы первого элемента И соединены соответственно с выходами первых элементов НЕ и триггера, выход - с первым входом второго триггера, выходом соединенного с первыми входами первого триггера и второго и третьего элементов И, выход которого подключен к первому входу трет ьего триггера, второй вход и выход второго элемента И соединены соответственно с выходом второго элемента НЕ и первым входом четвертого триггера, выход которого соединен с входом первого элемента-задержки и с первым входом четвертого элемента И, а вход— с вторым выходом имитатора и выходом пятого триггера„ первым входом подключенного к выходу четвертого элемента И, выход пятого элемента И соединен с первым входом шестого триггера, второй вход которого подключен к выходу первого элемента задержки, а выход - к вторым входам третьего и пятого триггеров и через второй элемент задержки - к первым входам шестого и седьмого элементов И, выход шестого элемента И соединен с вторым входом второго триггера, третьим ",",ходом подключенного к выходу четвертого триггера, а четвертым входом - к выходу третьего триггера и первому входу пятого элемента И, второй вход которого соединен с выходом третьего элемента НЕ, третий .и четвертый входы шестого триггера соединены соответственно с выходами второ1

Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных комплексах для сопряжения ЦВИ.

Известны адаптеры канал-канал, содержащие буферный регистр, два полуадаптера, блок сравнения команд и блок задания режима 1 1.

Недостаток известных адаптеров состоит в низкой надежности и ограниченных функциональных возможностях, что приводит к низкой производительности вычислительных комплексов, где они используются.

ro триггера и седьмого элемента И, входы первого, второго и третьего элементов НЕ соединены соответственно с вторыми входами первого триггера, четвертого и третьего элементов И и соответствующими шинами входа имитатора, третьи входы второго и .третьего элементов И и вторые входы шестого и седьмого элементов И подключены к соответствующим шинам входа имитатора, выходы первого, трет ьего и четвертого триггеров соединены с соответствующими шинами первого выхода имитатора.

3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что узел управления содержит входной дешифратор, выходной дешифратор, генератор синхросигналов, дешифратор состояний и

t-pynny триггеров, причем первый - четвертый входы входного дешифратора соединены соответственно с первымчетвертым входами узла, а пятый входс выходом дешифратора состояний и первым входом выходного дешифратора, группа выходов которого соединена с первым-шестым выходами узла, а второй, третий, четвертый и пятый входысоответственно с первым, третьим и четвертым входами узла, первые и вторые входы триггеров группы подключены соответственно к первой и второй группам выходом входного дешифратора, трет ьи входы — к выходу генератора синхросигналов, а выходы — к группе входов дешифратора состояний.

Наиболее близким по технической сущности к предлагаемому является адаптер канал-канал, содержащий буферный регистр и два полуадаптера, каждый из которых состоит из узлов входных и выходных сигналов, регистра команд, соединенного выходом через

Дешифратор команд с первым входом узла управления, а входом - через узел входных сигналов с соответствующим информационным входом адаптера, регистр адреса, выходом соединенного через узел сравнения адресов со вторым входом узла управления, третий

1037235

55 вход и первый выход которого являются соответствующими управляющими входом и выходом адаптера, а второй и третий выходы — соединены соответственно с первым и вторым входами 5 узла выходных сигналов, третий вход которого подключен ко второму входу узла сравнения адресов и выходу узла входных сигналов, выход - с соответствующим информационным выходом 10 адаптера, а четвертый вход - через регистр состояния с четвертым выходом узла управления, пятым выходом соединенного со вторым входом регистра команд, а шестые — с третьим входом 5 узла, сравнения адресов, причем выход буферного регистра подключен к пятым входам узлов выходных сигналов полу-, адаптеров, первый и второй входысоответственно к выходам узлов вход- 20 ных сигналов полуадаптеров, третий и четвертый входы - к седьмым выходам узлов управления полуадаптеров, третий вход и восьмой выход узла управления первого полуадаптера соединены 25 соответственно с восьмым выходом и третьим входом узла управления второго полуадаптера 2 ).

Недостаток известного адаптера состоит в низкой надежности, определяемой большим временем восстановления адаптера. Это обусловлено тем, что тестовые и диагностические программы проверки известного адаптера приходится размещать в двух. ЦВИ, которые он сопрягает. Эти программы сложны и сильно связаны. Существует возможность при тестировании подключать адаптер к двум каналам одной ЦВИ и

40 производить диагностику с помощью про граммы этой ЦВИ. В этом случае, од-, нако, проверка адаптера связана с механической перекоммутацией разъемов и, как следствие, увеличением времени ремонта. Кроме того, при тестировании 45 известного устройства невозможно точ. но определить место неисправности, так как команду обмена тестовой программы совместно выполняют не только два полуадаптера, но и два канала ввода-вывода. В результате необходимость длительных переключений при поиске неисправностей и низкая разрешающая способность диагностических программ приводят к существенному снижению коэффициента готовностиосновного надежностного параметра многомашинных комплексов.

Целью изобретения является повышение надежности адаптера.

Поставленная цель достигается тем, что в адаптер, содержащий буферный . регистр и два полуадаптера, каждый из которых состоит .из узла усиления входных сигналов, соединенного выходом с первыми входами регистра команд и узла сравнения адресов, регистра адреса, соединенного выходом с вторым . входом узла сравнения адресов, узла управления, первый вход которого подключен через дешифратор команд к выходу регистра команд, второй входI к выходу узла сравнения адресов, первый выход - к второму входу регистра команд, второй выход непосредственно, а третий выход через регистр байта состояния - соответственно к первому и второму входам узла коммутации выходных сигналов, входы узлов усиления входных сигналов первого и второго полуадаптеров соединены соответственно с первым и вторым информацион- . ными входами адаптера, а выходысоответственно с первым и вторым входами буферного регистра, третий и четвертый входы которого подключены соответственно к четверть и выходам узлов управления первого и второго полуадаптеров, третьи входы и пятые выходы которых соединены соответственно с первыми и вторыми управляющими входами и выходами .адаптера, выход буферного регистра подключен к третьим входам узлов коммутации выходных сигналов первого и второго полуадаптеров, выходы которых являются соответственно первым и вторым " информационными выходами адаптера, пятые выходы узлов управления первого и второго полуадаптеров являются соответственно первым и вторым управляющими выходами адаптера, введены мл имитатор полуадаптера и три мульти" плексора, причем выход регистра адреса в каждом полуадаптере соединен с четвертым входом узла коммутации выходных сигналов, выходы первого, второго и третьего мультиплексоров подключены соответственно к четвертым входам узлов управления первого и второго полуадаптеров и входу имитатора полуадаптера, а первые и вторые входы - соответственно к выходам дешифраторов команд первого и второго подуадаптеров, шестые выходы узлов управления первого и второго полу3 10372 адаптеров подключены соответственно к третьему и четвертому входам третьего мультиплексора и к третьим входам второго и первого мультиплексоров, четвертые входы которых соединены с первым выходом имитатора полуадаптера, вторым выходом подключенного к пятому входу буферного регистра, а также тем, что имитатор полуадаптера содержит шесть триггеров, 1ри элемента НЕ, семь элементов

° И и два элемента задержки, причем первый и второй входы первого элемента И соединены соответственно с выходами первых элементов НЕ и триггера, выход - с первым входом второго триггера, выходом соединенного с первыми входами первого триггера и второго и третьего элементов И, выход которого подключен к первому . входу третьего триггера, второй вход и выход второго элемента И соединены соответственно с выходом второго элемента НЕ и первым входом четвертого триггера, выход которого соединен со входом первого элемента задержки и с первым входом четвертого элемента

И, а вход - с вторым выходом имитатора и выходом пятого триггера, первым входом подключенного к выходу чет З0 вертого элемента И, выход пятого элемента И соединен с первым входом шестого триггера, второй вход которого подключен к выходу первого элемента задержки, а выход — к вторым входам третьего и пятого триггеров и через второй элемент задержкик первым входам шестого и седьмого элементов И, выход шестого элемента И соединен с вторым входом второго

40 триггера, третьим входом подключенного к выходу четвертого триггера, а четвертым входом - к выходу третьего триггера и первому входу пятого элемента И, второй вход которого соединен с выходом третьего элемента НЕ, 45 третий и четвертый входы шестого триггера соединены соответственно с выходами второго триггера и седьмого элемента И, входы первого, второго и третьего элементов НЕ соединены соответственно .с вторыми входами первого триггера, четвертого и третьего элементов И и соответствующими шинами входа имитатора, третьи входы второго и третьего элементов И и вторые входы шестого и седьмого элементов И подключены к соответствующим шинам входа имитатора, выходы перво35 Ь го, третьего и четвертого триггеров соединены с соответствующими шинами первого выхода имитатора, и тем, .что узел управления содержит входной дешифратор, выходной дешифратор, гене-. ратор синхросигналов, дешифратор состояний и группу триггеров, причем первый - четвертый входы входного дешифратора соединены соответственно с первым-четвертым входами узла, а пятый вход — с выходом дешифратора состояний и первым входом выходного дешифратора, группа выходов которого соединена с первым-шестым выходами узла, а второй, третий, четвертый и пятый входы — соответственно с первым, третьим и четвертым входами узла, первые и вторые входы триггеров группы подключены соответственно к первой и второй группам выходов входного дешифратора, третьи входы - к выходу генератора синхросигналов, а выходык группе входов дешифратора состояний.

На фиг. 1 представлена блок-схема адаптера; на фиг. 2 и 3 — примеры функциональных схем узла управления и имитатора полуадаптера.

Адаптер содержит (фиг. 1) полуадаптера 1 и 2, каждый из которых состоит из узла 3 усиления входных сигналов, регистра 4 команд, дешифратора 5 команд, регистра 6 адреса, узла 7 сравнения адресов, узла. 8 управления, узла 9 коммутации выходных сигналов и регистра 10 байта состояния, буферный регистра 11, мультиплексоры 12- 14 и имитатор 15 полуадаптера. На фиг. 1 показаны шины

16-21 связи полуадаптеров 1 и 2 с мультиплексорами 12- 14, шины 22-24 выходов и входа имитатора 15 полуадаптера, а также шины 25 и 26 информационных входов адаптера, шины

27 и 28 управляющих входов адаптера, шины 29 и 30 управляющих выходов адаптера и шины 31 и 32 информационных выходов адаптера.

Узел 8 управления содержит (фиг.2) входной дешифратор 33, генератор 34 синхросигналов, триггеров 35 39 группы, дешифратора 40 состояний и выходного дешифратора 41.

Имитатор 15 полуадаптера содержит (фиг. 3) триггеры 42-27, элементы

НЕ- 48-50, элементы И 51-57 и элементы 58 и 59 задержки.

Адаптер канал-канал работает следующим образом.

10372

Канал (например, первый канал, подключенный к полуадаптеру.1) производит начальную выборку адаптера °

При этом адрес от первого канала по шине 25 через узел 3 поступает в

5 узел 7, где сравнивается с адресом полуадаптера присвоенным ему в системе и хранящемся в регистре б адреса. Регистр 6 может быть выполнен в виде тумблерного регистра. Резуль- 10 тат сравнения адресов (сигнал нАдрес совпадения") выдается в узел 8,. который в зависимости от сигналов управления первого канала на шине 27 и сигналов, поступающих с выходов дешифратора 5, узла 7 и мультиплексора 12 вырабатывает сигналы, обеспечивающие работу адаптера в соответствии с .ОСТ 4 ГО 304.000 "Интерфейс ввода-вывода ЕС ЭВИ". Если адреса совпадают, то из регистра б выдается ответный адрес адаптера через узел 9 на информационные шины 31 и далее в первый канал, который сравнивает адрес, полученный от адаптера с адресом, ранее выданным на шины 25 и при их совпадении выдает на шины

25 код команды обмены, который запоминается в регистре 4 и декодируется дешифратором 5. В коде команды указывается режим работы адаптера (" Работа" или "Контроль" ). Сигналы с выхода де,шифратора 5 поступают на входы узла 8 и мультиплексоров 12- 14 и определяют режим работы адаптера. В режиме

"Работа" производится передача инфор- З5 мации между каналами с участием двух полуадайтеров 1 и 2. При этом связь ,между полуадаптерами 1 и 2 осуществляется через мультиплексоры 12 и 13, прохождение сигналов через мультиплексор 14 запрещено и имитатор 15 не работает.

В режиме "Контроль" производится полная автономия (без участия смежного полуадаптера и сопряженного с ним канала) проверка полуадаптера.

Во время проверки полуадаптера 1 с помощью мультиплексоров 12 И 14 устанавливается связь между полуадаптером

1 и имитатором 15. Во время проверки полуадаптера 2 подключение имитатора осуществляется с помощью мультиплексоров 13 и 14.

В режиме "Работа" после расшифров" ки команды первого канала, требующей 55 соответствующей команды второго канала, полуадаптер 1 помещает команду в буферный регистр 11 и выдает сигнал

35 8 ожидания согласования (" Ожидание. согласования"), который уерез мульти:плексор 13 поступает в полуадаптер 2. (Согласования требуют команды, связанные с передачей данных из одного канала в другой. Команде записи от одного канала соответствует команда считывания из другого канала и наоборот). Полуадаптер 2 выдает во второй канал байт состояния с указателем "Внимание", в ответ на который второй канал посылает в адаптер команду уточнения состояния. По этой команде полуадаптер 2 передает второму каналу содержимое буферного регистра 11, т.е. команду, присланную первым каналом. Программа .ЦВИ, к которой подключен второй канал, опреде" ляет; какая согласованная команда должна быть послана в адаптер и затем посылает эту команду. Если команды согласованы, полуадаптер 2 посылает в узел 8 полуадаптера 1 сигнал подтверждения согласования ("Подтверждение согласования" ), после чеro оба полуадаптера совместно выполняют команды обмена до их завершения. При этом байт информации, полученный, например, из первого канала, производящего запись, помещается в буферный регистр 11, после чего в полуадаптер

2 посылается сигнал готовности (Тотов"), по которому этот полуадаптер передает во второй канал этот байт информации и посылает в полуадаптер сигнал гюдтверждения передачи информации (" Подтверждение готрвности").

В процессе обмена в регистре 10 формируется байт состояния, который передается в канал при выполнении начальной выборки и после завершения обмена.

Узел 8 может быть реализован в виде синхронного цифрового автомата.

Состояние узла 8 определяется состояниями триггеров 35-39, которые изменяют свои состояния по фронту синхроимпульсов, вырабатываемых генератором 34. 9ходной дешифратор 33 s зависимости от входных сигналов узла

8 и предыдущего состояния узла 8 формирует управляющие сигналы на входах триггеров 35-39, которые определяют следующие состояния узла о..

На выходе дешифратора 40 вырабатываются сигналы 1, соответствующие состоянию триггеров 35-39. Выходной дешифратор 41 в зависимости от состояния узла 8 и входных сигналов на первом и четвертом выходах узла. 8 производится запись информации соответственно в регистры 4 и 11. Сигналы с шестого выхода узла 8 поступают на входы мультиплексоров 13 и 14, а затем в рабочем режиме - на вход смежного полуадаптера, а в режиме !Контроль! - на вход имитатора 15.

В режиме "Контроль" команда, полученная из канала, в буферный регистр не помещается. В этом режиме сигналы внутреннего сопряжения полуадаптера, смежного с проверяемым ("Подтверждение согласования", "Подтверждение готовности", "Готов" ) вырабатывает имитатор 15. Для проверки полуадаптера канал (например, первый канал при проверке полуадаптера 1) посылает команду записи, в коде которой установлен признак выполнения команды в режиме "Контроль". Сигнал с выхода дешифратора 5 подключает имитатор 15 через мультиплексорь1 12 и 14, к первому полуадаптеру. Каждый байт информации, поступивший из канала, в ходе выполнения операции записи заносится в буферный регистр 11. После выполнения операции записи канал посылает в проверяемый полуадаптер команду считывания, при выполнении которой s канал передается информация из буферного регистра 11. Первый байт содержит информацию, переданную в последнем байте при выполнении операции записи. Значение информации в каждом последующем байте увеличивается на +1 по сравнению с предыдущим.

Добавление +1 к содержимому регистра 11 производится по сигналу на втором выходе имитатора 15, поступающему на счетный вход буферного регистра 11.

Окончание обмена производится в режиме "Контроль" по инициативе канала.

Имитатор полуадаптера 15 представляет собой цифровой автомат, состояния которого определяются состояниям триггеров 42-47.

В режиме "Контроль" на вход имитатора 15 поступают сигналы проверяемого полуадаптера: "Ожидание согласования", "Готов", "Подтверждение готовности", Чтение", "Запись", "Окончить", на выходе имитатора 15 формируются сигналы "Подтверждение готовности", Подтверждение согласования", "Готов", имитирующие работу полуадаптера смежного с проверяемым. После получения команды, требующей согласования, проверяемый полуадаптер

9 1037235 10 вырабатывает внешние управляющие сигналы узла 8. По управляющим шинам канала 27 (28) на вход дешифратора

33 поступают сигналы управления канала - АДР-К, УПР-К, ВБР-К, ИНФ-К, БЛК-К, РВБ-К, РАБ-К согласно интерфейсу ввода-вывода. От дешифратора 5 поступают сигналы "Запись", "Чтение", "Уточнить состояние", "Немедленно выполняемая операция" (например, "Проверить ввод-вывод или "Холостой . ход"), "Работа", сформированные в результате декодирования команды обмена. По шинам 20 (21) в режиме

"Работа" поступают сигналы с выхода смежного полуадаптера, а в режиме "Контроль" - сигналы имитатора 15 полуадаптера. Сигнал "Ожидание согласования" вырабатывается смежным

Полуадаптером при получении им команды, требующей согласования. По этому сигналу узел 8 вырабатывает сигналы, обеспечивающие передачу в канал байта состояния с указателем

"Внимание". Сигнал "Готов" вырабаты25 вается смежным полуадаптером и ими.татором 15 после того, как в буферный регистр 11 записан байт данных для передачи. Сигналы "Запись" и

"Чтение" формируются смежным полу30 адаптером, определяют тип выполняемой команды и используются для установления соответствия полученных команд. Сигнал "Подтверждение согласования" вырабатывается смежным полуадаптером и имитатором 15 в ответ на сигнал "Ожидание согласования" после получения согласованной команды " Сигнал "Окончить" вырабатывается смежным полуадаптером после того, как канал, сопряженный с ним, выдал последовательность окончания..

Сигнал "Подтверждение готовности" вырабатывается в ответ на сигнал

"-Г» TOBHOBTb после того, как в канал передан байт из буферного регистра 45

11, Сигналы со второго выхода узла 8 поступают на вход узла 9 и управляют . коммутацией или информации из буфер- . ного регистра 11, или байта состояния из регистра 10, или адреса из регист- 5® ра 6 - на шины 31 (32). На шинах 29 (30) вырабатываются сигналы управления абонентов ТРБ- А, АДР-А, ВБР-А, УПР-А, ИНФ-А, РАБ-А. Сигналы с третьего выхода узла управления поступают 55 на вход регистра 10, где по ним про: изводится установка соответствующих разрядов байта состояния. По сигналам

11 1О37 выдает сигнал "Ожидание согласованости", по которому триггер 42 устанавливается в состояние 1, что соответствует второму состоянию узла 8. Сигнал "Подтверждение согласованости" с выхода триггера 42 поступает в проверяемый полуадаптер, который сбрасывает сигнал "Ожидание согласованости" и переходит к циклу передачи данных. По сбросу сигнала 1О

"Ожидание согласованости" устанавливается триггер 43, а затем сбрасывается триггер 42. Узел 8 переходит в третье состояние. Далее, в зависимости от команды, выполняемой про- 15 я яемым полчадаптером (" Запись" или

"Чтение" ) производятся следующие ,действия. При выполнении команды записи проверяемый полуадаптер принимает байт данных из канала, записывает его в буферный регистр 11 и выдает сигнал Тотов", свидетельствующий о готовности информации в буферном регистре. По сигналам "Запись" и Тотов" устанавливается триггер 44,25 а затем сбрасывается триггер 43 .(узел 8 переходит в четвертое состояние). Сигнал "Подтверждение готовности" с выхода триггера 44 поступает в проверяемый полуадаптер, извещая последний, что информация из

30 регистра 11 "считана" и в него можно записывать. новую информацию. Ilo сигналу "Подтверждение готовности" проверяемый полуадаптер обращается в канал. за следующим байтом данных.

Канал либо передает байт данных (в этом случае сигнал "Окончить=О"), либо отвечает последовательностью окончания операции обмена (в случае завершения передачи массива данных, указанного в команде обмена). 8 по-, следнем случае проверяемый полу. адаптер выдает сигнал "Окончить".

После перехода из седьмого состояния в первое или третье, проверяемый полуадаптер сбрасывает сигнал То235 12 тов". При этом устанавливается триггер 47 и сбрасывается триггер 44.

Узел 8 переходит в седьмое состояние, длительность которого определяется временем задержки элемента 59. Далее узел 8 переходит в третье состояние или в исходное состояние.

Если проверяемый полуадаптер выполняет команду "Чтение", то из третьего состояния автомат переходит в пятое состояние (по сигналам Чтение" и "Подтверждение готовности" уста- . навливается триггер 45, после чего сбрасывается три ггер 43) . Си гнал Тотов" с выхода триггера 45,поступает в проверяемый полуадаптер, сигнализируя о готовности информации в буферном регистре. По этому сигналу проверяемый полуадаптер передает информацию из буферного регистра 11 в канал. Канал или принимает байт данных, или отвечает последовательностью окончания операции обмена (полуадаптер формирует сигнал "Окончить" ), после чего полуадаптер выдает сигнал

"Подтверждение готовности", по которому устанавливается триггер 46 и сбрасывается триггер 45. Сигнал "До-бавление" +1 с выхода триггера 46 поступает по шине 22 на счетный вход буферного регистра 11, где по нему к содержимому буферного регистра добавляется единица. Длительность сигнала "Добавление" +1 определяется временем задержки элемента 58. По истечении этого .времени узел 8 переходит в седьмое состояние. Переход из седьмого состояния s третье или в первое состояние описан выше.

Таким образом, в предлагаемом адаптере обеспечена возможность автономной проверки каждого полуадаптера, что позволяет повысить разрешающую способность при диагностике неисправностей и сократить время поиска неисправностей.

1037235

1037235 O Ъ4 4

44 а ф

ВНИИПИ Заказ 6010/49 Тираж 706 Подписное филиал ППП "Патент", r. УжгоРод,. ул. Проектная, 4