Устройство для контроля цифровых блоков

Устройство для контроля цифровых блоков

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИН

3др G 06 F 11/26

I, i

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К AВТОРСнОму свидкткльСтвМ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3425042/18-24 (22) 16.04,82 (46) 23.08.83. Бюл. М 31 (72) Б.В.Барашенков (53) 681 ° 3(088,8) (56) 1. Авторское свидетельство СССР и 920733, кл. С 06 F 11/26, 1980.

2. Авторское свидетельство СССР

N 744579, кл. G 06 F 11/00, 1978 (прототип). (54)(57) 1, УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ЦИФРОВЫХ БЛОКОВ, содержащее регистр сдвига, сумматор по модулю два,. коммутатор, блок индикации, блок сравнения, блок свертки выходных сигналов, регистр эталонов, причем выходы регистра сдвига соединены с входами коммутатора, выходы которого соединены с входами сумматора по модулю два, выход которого соединен с информационным входом регистра сдвига, сдвиговый вход которого является шиной сдвига устройства, входы блока свертки выходных сигналов соединены с выходами контролируемого блока, выходы блока свертки выходных сигналов соединены с входами блока индикации и первой группой входов блока сравнения, вторая группа входов которого соединена с выходами регистра эталонов, выход блока сравнения является шиной результата контроля устройства, входы начальных установок регистра сдвига,:регистра

„„SU„„1037261 А эталонов и блока свертки выходных сигналов являются соответственно первой, второй и третьей шинами начальных установок устройства, о.т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства путем формиро@;.сия полной системы переходов тестовых наборов, в него введена группа ком" мутаторов, информационные входы которых соединены с выходами регистра сдвига, а выходы соединены с соответствующими группами входов контроли" руемого блока, установочные входы коммутаторов группы являются установочными входами устройства. Ф

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что каждый коммутатор группы содержит дешифратор, груллу элементов ИПИ, К груне . С элементов И (1< К <п"1, где и - количество разрядов регистра сдвига), причем первые входы элементов И К-й группы соединены с К-м выходом дешиф- < ратора, выход каждого j -ro элемента

И k-й группы соединен с соответствующим входом 1-го элемента ИЛИ груп- пы (1 < j c †" ), выходы которых яв- Ю ляются выходами коммутатора, второй ф вход каждого j --ro элемента Й К-й эра

:группы соединен с I-ì информационным входом коммутатора (1

1 (1 < n, 1=K(j-1}+1), входы дешифратора являются установочными входа-, ми коммутатора. 3»

Изобрете.абие относится к Вычисли тельной технике, а именна к кан2 ралю цифровых устрайатв, 3037263 ных сумматоров Гоуппы, выходы като рых СОединены («ходами выхОдных регистров сдвига группы, выходы ко орых соединены с Входами коммутаИзвестно устройство для проверки полноты тестов, содержащее генератор тестов, модель объекта контроля, эталонный. блок, блок сравнения, блок ввода неисправностей, два счетчика, делитель, датчик случайных чисел и 10 блок управления, причем выход генератора тестов соединен с входами моде" ли объекта контроля и эталонного блока, Выходы которых соединены с входами блока сравн .-ния, выход которого соединен с входа » блока управЛЕНИЯ И ВХОДОМ ПЕРВОГО СЧЕтЧиха, ВЫ-, ХОДЫ ПЕРВОГО И ВТОРОГО СчЕтЧИКОВ СОЕдинены с входами делителя, выходы ко" торых являются выходами устройства, щ выход блока управления соединен с входами генератора тестов, второго счетчика и датчика случайных чисел, выход которого через блок ввода неисправностей соединен с моделью объ- р5 екта контроля Pl ).

Недостатками данного устройства являются необходимость эталонного блока и сложность.получения полной системы переходов тестовых наборов, Наиболее близким к предлагаемому по технической сущности является устройство для контроля интегральных схем, содержащее блок авода информа" ции, блок управления, группу входных сумматоров, две группы каммута ropoe, группы входных регистров сдвига, группу выходных сумматоров, группу блоков индикации, блок сравнения, многоканальный амплитудный дискриминатор.и генератор тактовых им40 пульсов, причем выход генера2ора тактовых импульсов соединен с первыми.входами входных сумматоров группы, выходы котoрblх аоединены с вхо-. дами входных регистров сдвига груп45 пы, выходы которых соединены с вха" дами соответствующих коммутаторов первой группы, выходы которь.х соединены с вторыми входами соответст" вующих входных сумматоров группы, выходы старших разрядов входных регистров сдвига группы соединены с входами контролируемой интегральной схемы, выходы .которой соединены с входами многоканальнага амплитудного дискриминатора, информационные выходы которого оединены с первыми входами соответствующих выходторов второй группы, выходы кото- . рых соединены с вторыми входами выходных сумматоров группы, выходы выходных регистров сдвига группы соединены с входами соответствую" щих блоков индикации и первой груп" пой входов блока сравнения„ вторая группа Входов которого соединена с входами начапьных установок входных регистров сдвига группы и выходами блОка 2ВОда ичфор Is!I!

Однако формирование входных тестовых наборов с полной системой пе" реходов известным устройством оказы» вается сложным, особенно при большом количестве входов проверяемого цифрового устройства. так как для каждого входа требуется отдельный многоразрядный регистр сдв;rа с сумматорами и коммутаторами 9 цепи регистра„

Цель изобретения - расширение функциональных возможностей устройства путем формирования полной системы переходов тестовых наборов, Поставленная цель достигается тем, что в устройство для контроля цифровых блоков, содержащее регистр сдвига, сумматор по модулю два, коммутатор, блок индикации, блок сравнения, блок свертки выходных сигналов, РЕГИСТР ЭтаЛОНОВ,. ПРИЧЕМ ВЫХОДЫ РЕгистра сдвига соединены с Входами коммутатора, Выходы которого соединены с входами сумматора по модулю два, выход которого соединен с информационным входом регистра сдвига, сдвиговый вход которого является шиной сдвига устройства, входы блока свертки выходных сигналов соединены с выходами контролируемого блока, выходы блока свертки выходных сигналов соединены с входами блока индикации и первой группой входов блока сравнения, вторая группа входов которОГО сОединена с выходами регист» ра эталонов, выход блока сравнения является шиной результата контроля устройства, входы начальных устано261 4 довательности максимальной длины с периодом (2 -1) бит, где и — количество разрядов (параллельных выхо" дов ) регистра 2 сдвига, при подаче импульсов сдвига на шину 11 сдвига устройства.

Выходы 13 коммутаторов группы 5 образуют группу выходов, с которых могут сниматься двоичные тестовые наборы с полной системой в процессе контроля блока 1.

К-й коммутатор разрешает прохождение на все свои j"е выходы импуль,сов, удовлетворяющих уравнению

i= t(j-e), (a)

)где 1 «< i «< и; 1 < j < 1<

11

Порядок h1 системы переходов К"го коммутатора группы 5 (h K-1) ха" рактеризует "paccToHHHC"" между соседними разрядами регистра 2 сдви". га, с которых снимается информация, определяемое .минимальным количеством разрядов регистра, эаключенных между этими разрядами.

Например, для получения двухразрядных тестовых наборов (1< 2) с tloрядком "1" системы переходов (h 1) на выходы 13 коммутатором группы

5 подается информация с первого и третьего разрядов регистра 2 сдвига.

При этом в каждом такте сдвига набоР (с(до 1!Реаеходнт а набоР (а б который определяется содержанием второго и четвертого разрядов регистра 2 сдвига.

Так как регистр 2 сдвига образует все возможные (и-1)-элементные комбинации, указанные наборы могут быть любыми, что и обеспечивает пол" . ноту системы переходов 1-го порядка тестовых наборов. з 1037 вок регистра сдвига, регистра этало-=; нов и блока свертки выходных сигна-. лов являются соответственно первой, второй и третьей шинами начальных установок устройства, введена группа коммутаторов, информационные входы которых соединены с выходами регистра сдвига, а выходы соединены с соответствующими группами входов контролируемого блока, установочные 10 входы коммутаторов группы являются установочными входами устройства.

Кроме того, каждый коммутатор груп пы содержит дешифратор, группу элементов ИЛИ, К групп элементов

И (1 < К < п-1, где n - количество разрядов регистра сдвига), причем первые входы элементов И К-й группы соединены с К-м выходом дешифратора, .выход каждого j --ro элемента

И К-й группы соединен с соответствующим входом j-элемента ИЛИ группы (1 < j < †„ ), выходы которых являются выходамй коммутатора, второй вход каждого j го элемента И К-й группы соединен с i-м информационным входом коммутатора (1 < j < — 1 < i «< и, и !

=К (j -1) +1), входы дешйфратора являются установочными входами коммутатора.

На фиг. 1 приведена структурная схема устройства для контроля цифровых блоков; на фиг. 2 - структурная схема коммутатора группы для

0=10.

Устройство содержит контролируе- 35 мый блок 1, регистр 2 сдвига, коммутатор 3, сумматор по. модулю два 4, группу 5 коммутаторов, блок 6 свертки выходных сигналов, шину 7 результата контроля устройства, шины 8-10 40 ,начальных установок устройства, шину 11 сдвига устройства, шину 12 активизации контролируемого блока 1, выходы 13 коммутаторов группы и группу

1ч выходов контролируемого блока 1, 45 установочные входы 15 коммутаторов группы, блок 16 индикации, блок 17 сравнения, регистр 18 эталонов, I

Коммутатор группы (фиг, 2) содержит группу 19 элементов И, группу

20 элементов И, дешифратор 21, Устройство работает следующим об.разом, Регистр 2 сдвига, коммутатор 3, сумматор по модулю два 4 образуют структуру линейной автономной последовательностной цепи, которая обеспечивает получение двоичной послеуказанную систему переходов нель" зя получить при снятии набора со смежных разрядов регистра, например

1-го и 2-ro, так как в этом случае в каждом такте. сдвига возможен пере" ход произвольного набора о(.2о 1 только в два набора: jQ, d2) и.1 1,aL ),а не четыре набора (/32ф как Выло рассмотрено, Коммутатор группы 5 обеспечивает передачу информации с параллельных разрядов регистра 2 сдвига на выходы 13 в зависимости от требуемой величины порядка переходов тестовых наборов h.! 037261

Таблица, построенная в соответст вии с выражением (! ), раскрывает алгоритм коммутации. выходов 13 ком" мутатора группы 5 :(1 6 j 410) в зависимости от порядка Ь для регистра

2 сдвига с количеством разрядов

ДешиФратор 21 коммутатора группы

5 обеспечивает выборку одной из шин в соответствии с установочным воздействием на установочных входах !5, например двоичный код порядка переходов Q, что разрешает прохождение соответствующих двоичных наба" ров с выхода регистра 2 сдвига через элементы И соответствующей группы 19 и элемента ИЛИ 18 на выходы ЗО

13 коммутатора.

По первой шине 8 начальной уста" новки производится ввод начального . состояния регистра 2 сдвига, отлич": ного от нулевого.

По второй шине 9 начальных ус. тановок вводится информация в регистр 18 эталонов, соответствующая характеристикам входных реакций контролируемого блока 1 за период тестирования (контрольные суммы> сигнатуры), Период тестирования вводится по третьей шине 10 начальных установок 4 . (например, величина "окна" сигнатур-, ного анализатора), Блок 6 свертки выходных сигналов осуществляет свертывание выходных последовательностей контролируемого блока 1 по какому-либо закону, Это может быть сигнатурный анализатор для свертывания параллельных кодов. и" 10. В пересечении строк и столбцов указывается номер разряда регис тра 2 сдвига, выход которого коммутируется íà j -й выход коммутатора группы 5 при заданном порядке h.

С помощью установочных входов коммутаторов группы 5 пооизводится их настройка на требуемую величину порядка переходоя тестовых наборов в каждой из К групп выходов 13 коммутаторов.

При подаче сигналов по шине 12 активизации и шине 11 сдвига устройства контролируемый блок 1 воспринимает входные наборы сигналов с выходов 13 коммутаторов группы 5 и вырабатывает выходные сигналы, которые передаются по выходам 14 в блок 6 преобразования выходных сигналов, вырабатывающий в пределах цикла тестирования контрольные соотношения (сигнатуры, контрольные суммы), значения которых фиксируют- . ся блоком 16 индикации и сравниваются с эталонным значением, хранимым в регистре 18 эталонов с помощью блока 17 сравнения, выход которого связан с шиной 7 результата контроля и определяет исправность контролируемого блока 1.

В предлагаемом устройстве для формирования тестовых наборов с полной системой пвреходов достаточно использования одного регистра 2 сдвига, образующего с сумматором по модулю два 4 и коммутатором 3 линейную последовательную . сеть макси" мального периода, а также группы

5 коммутаторов, устанавливающих порядок перехода.

1037261

1037261

ВНИИПИ Заказ 6032/51 Тираж 706. Подписное

° ееевае »

Филиал ППП "Патент", с. Ужгород, ул. Проектная, 4