Микропроцессор
Иллюстрации
Реферат
1. МИКРОПРОЦЕССОР, содержащий блок обработки данных, блок микропрограммного управления, блок микропрограммной памяти и конвейерный регистр, синхровход, первый, второй , третий и четвертый выходы которого соединены соответственно с синхровходом и управляющим выходом микропроцессора, входом кода микрокоманды и входом маскирования блока обработки данных и входом дешифрации флагов блока микропрограммного управления , вход начальной установки, адресный выход, .вход управления переходами, вход признаков, выход признаков , синхровход и информационный вход блока микропрограммного управ- . ления подключены соответственно к входу и первому выходу блока микропрограммной памяти, выходу переноса и входу переноса блока обработки данных , синхровходу и информационному входу микропроцессора, синхровход, информационный вход, информационный выход, адресный выход, вход, сдвига и выход сдвига блока обработки данных соединены соответственно с сиихровходом , информационным входом, информационным выходом и адресным выходом микропроцессора, выходом признаков и входом признаков блока микропрограммного управления, отличающийся тем, что, с целью повышения производительности,. он содержит блок памяти переходов, регистр номера перехода, коммутатор и элемент И, первый и второй входы и выход которого подключены соответственно к управляющему выходу блока микропрограммного управления, выходу переноса блока микропрограммного упi (О равления, выходу переноса блока обработки данных и управляющему входу коммутатора, первый и второй инфорс мационные входы и выход коимутвтора соединены соответственно с вторым вы§ . ходом блока микропрограммной памяти, выходом блока памяти переходов, входом конвейерного регистра, а информационный вход, синхровход и выход ре00 гистра номера перехода подключены м соответственно к третьему выходу N9 блока микропрограммной памяти, синхО ровходу микропроцессора и адресному СО входу блока памяти переходов. 2, Микропроцессор по п. 1, отличающийся тем, что, блок микропрограммного управления содержит регистр адреса, дешифратор функций , пять групп элементов И, группу триггеров, три элемента ИЛИ группу элементов ИЛИ и дешифратор переходов , первый и вторЬй входы и выход первого элемента ИЛИ соединены соответственно с входом начальной установки и си нхровходом блока и синхро
СОЮЗ COBETCHHX
СОЦИАЛИСТИЧЕСН ИХ
РЕСПУБЛИК, 80„„1037263 A
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ я
Ф,тц
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3393600/18-24 (22) 12.02.82 (46) 23.08.83. Бюл. и 31 (72) Ю.Я.Пушкарев и Д.В.Полонский (53) 681.326(088.8) (56) !. Авторское свидетельство СССР
И 746532, кл. 6 Об F 15/00, 1980.
2. Прангишвили И.В.. Микропроцессоре и микро-38М. М., "Энергия", 1979, с. 9! (прототип). (54)(57) 1. МИКРОПРОЦЕССОР, содержащий блок обработки данных, блок микропрограммного управления, блок микропрограммной памяти и конвейерный регистр, синхровход, первый, вто рой, третий и четвертый выходы которого соединены соответственно с синхровходом и управляющим выходом микропроцессора, входом кода микроко манды и входом маскирования блока обработки данных и входом дешифрации ,флагов блока микропрограммного управ. ления, вход начальной установки, адресный выход, .вход управления пере" ходами, вход признаков, выход признаков, синхровход и информационный вход блока микропрограммного управления подключены соответственно к входу и первому выходу блока микропрограммной памяти, выходу переноса и входу переноса блока обработки данных,.синхровходу и информационному входу микропроцессора, синхровход, информационный вход, информационный выход, адресный выход, вход сдвига и выход сдвига блока обработки данных соединены соответственно с синхровходом, информационным входом, информационным выходом и адресным выходом микропроцессора, выходом признаков и входом признаков блока микропрограммного управления,. о тл и ч а ю шийся тем, что, с целью повышения производительности,. он содержит блок памяти переходов, регистр номера перехода, коммутатор и элемент И, первый и второй входы и выход которого подключены соответственно к управляющему выходу блока микропрограммного управления, выходу переноса блока микропрограммного уп Я равления, выходу переноса блока об" работки данных и управляющему входу коммутатора, первый и второй информационные входы и выход коммутатора соединены соответственно с вторым вы.ходом блока микропрограммной памяти, выходом блока памяти переходов, вхо", Мат дом конвейерного регистра, а информа ционный вход, синхровход и выход регистра номера перехода подключены 4© соответственно к третьему выходу 3 блока микропрограммной памяти, синх 3 Я ровходу микропроцессора и адресному ф входу блока памяти переходов. ф
2. Микропроцессор по и. 1, о тл и ч а ю шийся тем, что, блок микропрограммного управления содериит регистр адреса, дееифратор функцид, пятя групп элементов И, груп-,,Ьт пу триггеров, три элемента ИЛИ„группу элементов ИЛИ и дешифратор переходов, первый и вторЬй входы и выход первого элемента ИЛИ соединены соответственно с входом начальной установки и синхровходом блока и синхро1037263 входом регистра адреса, первый, вто рой и третий входы .и выхсд элементов
ИЛИ группы подключены соответственно к выходам элементов И первой, вто рой и третьей групп и информационному входу регистра адреса, выход которого соединен с адресным выходом блока, вход, первый, второй и третий выходы дешифратора переходов подклю. чены соответственн к входу управления переходами блока, первому входу второго элемента ИЛИ и первым входам элементов И второй и третьей групп, вторые входы которых соединены с входом управления переходами, блока, третий вход элементов И тре" тьей группы подключен к входу признаков блока, а третий выход дешифратора переходов соединен с управляющим выходом блока, второй вход второго элемента ИЛИ и инверсные входы элементов И второй и третьей групп
Изобретение относится к вычислительной технике и может быть исполь зовано для обработки данных s системах управления.
Известен микропроцессор, содержа" щий центральный блок обработки данных, блок микропрограммного управле ния, блок микропрограммной памяти, конвейерный регистр, два регистра и элемент НЕ (1 1.
Недостатком данного микропроцессора является низкая производительность вследствие того, что при BbIполнении каждого условного перехода непроизводительно тратится один микрокомандный цикл.
Наиболее близким к изобретению по технической сущности является мик ропроцессор, содержащий центральный блок обработки данных, блок микропрограммного управления, конвейерный регистр и блок микропрограммной памяти P2), В известном микропроцессоре используется конвейерный принцип выпол» нения микрокоманд, который заключается в том, что в одном микрокомандном цикле одновременно с выполнением текушей микрокоманды, находящей- .
25 подключены к входу начальной установ ки блока, а первый и второй входы элементов И первой группы соединены соответственно с информационным входом блока и выходом второго элемента ИЛИ, информационные входы, синхровходы и выходы триггеров группы подключены соответственно к входу признаков блока, выходам соответствующих элементов И четвертой группы соединены с синхровходом блока, вход и выходы дешифратора функций подключены соответственно к входу дешифрации флагов блока и вторым входам соответствующих элементов И четвертой и пятой групп, входы третьего элемента ИЛИ соединены с одним из выходов дешифратора функций и выходами элементов И пятой группы, а выход третьего элемента ИЛИ подключен к выходу признаков блока ° ся на конвейерном регистре, производится выборка следующей микрокоманды. При этом выборка микрокоманды опережает на цикл ее выполнение.
Однако при выполнении условных переходов следующая после условного перехода микрокоманда выбирается раньше, чем формируется логическое условие, определяющее направление перехода. Поэтому при каждом условном переходе в микропрограмме предусматривается "холостая" микрокоманда, выполняющая функцию задержки на один цикл. Наличие "холостых" циклов при выполнении микропрограмм снижает про изводительность микропроцессора.
Цель изобретения - повышение производительности.
Л
Цель достигается тем, что микропроцессор, содержащий блок обработки данных, блок микропрограммного управления, блок микропрограммной памяти и конвейерный регистр, синхровход, первый, второй, третий и четвертый выходы которого соединены соответственно с синхровходом и управляющим выходом микропроцессора, входом кода микрокоманды и входом маскирования блока обработки данных и вхо3 103726 дом дешифрации флагов блока микропрограммного управления, вход начальной установки, адресный выход, вход уяравления переходами, вход признаков, выход признаков, синхровход и информационный вход блока микропрограммного управления подключены соответственно к входу и пер» аому выходу блока микропрограммной памяти, выходу переноса и входу пере- 1О носа блока обработки данных, синхровходу и информационному входу микропроцессора, синхровход, информационный вход, информационный выход, адресный выход, вход сдвига и выход сдвига блока обработки данных соединены соответственно с синхроаходом, информационным входом, информационным выходом и адресным выходом микропроцессора, выходом признаков и входом признаков блока микропрограммного управления, содержит блок памяти переходов, регистр номера перехода, коммутатор и элемент И, первый и аторои exo e Buxom KoToporo порключены соответственно к управляющему выходу блока микропрограммного управления, выходу переноса блока микропрограммного управления, выходу переноса блока обработки данных и управляющему входу коммутатора, первый и второй информационные а%оды и выход коммутатора соединены соот- . ветственно с вторым выходом блока микропрограммной памяти, выходом бло. ка памяти переходов, входом конвейерного регистра, а информационный вход, синхровход и выход регистра номера перехода подключены соответственно к третьему выходу блока микропрограм мной памяти синхровходу микропроцессора и адресному входу блока памяти переходов.
Кроме того, блок микропрограммн эго управления содержит регистр адреса, дешифратор функций, пять rpynn элементов И, группу триггеров, три элемента .ИЛИ, группу элементов ИЛИ
; и дешифратор переходов, первый и второй входы и выход первого элемента
ИЛИ соединены соответственно с входом .начальной, установки и синхроаходом блока и синхровходом регистра ад. реса, первый, второй и третий входы и выход элементов ИЛИ группы подклю-,, чены соответственно к выходам элемен N .тов И первой, второй и третьей групп и информационному входу регистра адреса, выход которого соединен с ад3 4 ресным выходом блока, вход, первый второй .и третий выходы дешифратора переходов подключены соответственно к входу управления переходами блока, первому входу второго элемента ИЛИ и первым входам элементов И второй и третьей групп, вторые входы -которых соединены с входом управления переходами блока, третий вход элементов, И третьей группы подключен к входу признаков блока, а третий выход дешифратора переходов соединен с уп" равляющим выходом блока, второй вход. второго элемента ИЛИ и инверсные входы элементов И второй и третьей групп подключены к входу начальной установки блока, а первый и второй входы элементов И первой группы соединены соответственно с информацион" ным входом блока и выходом второго элемента ИЛИ, информационные входы синхроаходы и выходы триггеров группы подключены соответственно к входу признаков блока, выходам соответству ющих элементов И четвертой группы и соединены с синхровходом блока, вход и выходы дешифратора функций подключены соответственно к входу дешифрации флагов блока и вторым входам соответствующих элементов И четвертой и пятой груйп, входы тре-. тьего элемента ИЛИ соединены с одним из выходов дешифратора функций и выходами элементов И пятой .группы, а выход третьего элемента ИЛИ подключен к выходу признаков блока.
Такое решение позволяет выпол" нять условные переходы в микропрограмме без "холостых" циклов, что сокращает время выполнения микро-программ и повышает производитель"
Ф ность микропроцессора. На фиг. 1 изображена функциональная схема микропроцессора; на фиг.2функциональная схема блока обработки данных; на фиг. 3 - функциональная схема блока микропрограммного управления; на фиг. 4 - функциональ. ная схема коммутатора; на фиг. 5алгоритм микропрограммы; на фиг.6временная диаграмма выполнения микпрограммы.
Иикропроцессор содержит блок 1 обработки данных, информационные входы 2-4 которого яаляютсл информационными входами микропроцессора, а выходы 5 и 6 - соответственно адресным и информационным выходами микропроцессора, блок 7 микропрограиз37263.
5 10 иного управления, вход И начальной установки которого является входом микропроцесеора, блок 9 микрапрограм. иной памяти, конвейерный регистр
10, вы;.од 11 которого- является управляющим выходом микропроцессора, блок 12 памяти переходов, регистр
13 номера перехода, коммутатор 14, элемент И 15 и вход 16 синхронизации процессора. Выход Т7 переноса и выход 18 сдвига блока 1 соединены с входом I9 признаков блока 7 и входом элемента И 15. Выход 20 признаков блока 7 соединен с входом 21 переноса и входом 22 сдвига блока 1.
Hxoq команд блока 7 саединен.с информационным. входом 2 микропроцессаpë, а адресный выход 23 - с адреснь!и входам блока 9, Первый выход блока 9 соединен с входом 24 управления адресом блока 7, второй выход. с информационным входом 25 каммута- тора 4„ а третий выход - с информационным входам регистра 13, Выход регистра 13 соединен с адресным входом блока 12, выход котррого соединен с информационным входом 26 коммутатора 14. Управляющий вход 27 коммутатора 14 соединен с входом элемент- И 15, вход которого соединен с управляющим выходом 28 блока
7. Выход коммутатора 14 соединен с информационным входом регистра 10, первый выход которого соединен с входом 29 дешифрации флагов блока 7, Второй и третий выходы регистра 10 соединены соответственно с входами
30 маскирования и 31 кода микрокоманды блока 1. Выходы синхронизации блоков 1 и 7, регистра 10 и регистра 13 соединены с входом 16 микропроцессора.
Блок 1 (фиг. 2) содержит дешифратор 32 микраприказов, дешифратор 33 операндов, сумматор 34, группы элементов И 35, ИЛИ 36 и НЕ 37, группы элем итав И 38, И 39, И 40, И 41 и И 42, группу элементов ИЛИ 43, счетчик 44 адреса, сдвигавый регистр
45, группы элементов И 46, И 47, и И 48, группу элементов ИЛИ 49, группу элементов И 50 элементы И 51, И 52, И 53, И 54, И 55 и И 56, элементы ИЛИ 57 и ИЛИ 58, триггер 59, элемент НЕ 60 и буферные элементы
WIN 57 и ИЛИ 58, триггер 59, элемент HE 60 и буферные элементы И 61, И 62, Вход дешифратора 32 является входам 31 кода микрокаманды блока 1 и соединен с входом дешифратора 33.
Выходы дешифратара 32 соединены с входами групп элементов И 38, И 39, И 40 и И 42, с входами элементов
И 51, N 52, И 53, И 54 и И 55, с входами элементов ИЛИ 57,ИЛИ 58, HE 60 и с входом элемента И 62, 1
Выходы дешифратора 33 соединены с входами групп элементов И 46, И 47
® и И 48. Выход элемента ИЛИ 57 соединен с входом элемента И 56. Выходы элементов И 51, И 52 и И 53 соединены соответственно с входом установки в нуль, счетным входом и вхо15 дам занесения счетчика 44. Выходы элементов И 54, И 55 и И 56 соединены соответственно с входом установ-, ки в нуль, входом синхронизации сдвига и входом занесения регистра
20 .-45. Выходы счетчика 44 и регистра 45 являются соответственно адресным 5 и информационным 6 выходами микропроцессора, Выходы групп элементов И 46, И 47
25 и И 48 соединены с входами группы элементов ИЛИ 49.
Входы групп элементов И 46, И 47 и И 48 являются соответственно информационными входами 2-4 микропроцессора. Входы группы элементов
И 50 соединены с выходом группы эле« ментов ИЛИ 49 и входом маскирования блока 1. Выход группы элементов И 50 соединен с входом сумматора 34, с входами групп элементов И 35, ИЛИ 36 и с входом группы элементов Й 41.
Выход регистра 45 соединен с входами групп элементов И 35, ИЛИ 36, HE 37 и с входом сумматора 34. Вход переноса сумматора 34 является входом
21 переноса блока 1, а выход переноса сумматора 34 соединен с информационным входом триггера 59. Выходы сумматора 34 и групп элементов И 35
45 ИЛИ 36 и HE 37 соединены соответственно с входами групп элементов
И38,И39,И40иИ42.
Выходы групп элементов И 38, И 39, И 40, И 41 и И 42 соединены с входа50 ми группы элементов ИЛИ 43, выход которой соединен с информационными входами счетчика 44 и регистра 45. Вход сдвига регистра 45 является входом
22 сдвига блока 1.-Выход сдвига регистра 45 соединен с входом элемен55 та И 62. Синхронизирующий вход триггера 59 соединен с выходом элемента
И 56, а выход - с входом элемента
И 61. Выходы элементов И 61 и И 62
И 78, ИЛИ 79. Первые входы руппы элементов И 78 являются информационным входом 25 коммутатора 14. Вторые входы группы элементов И 78 соединены между собой и с выходом элемента .
НЕ 76, Первые входы группы элементов И 77 являются информационным вхо. дом 26 коммутатора 14, Вторые входы группы элементов И 77 соединены меж1О ду собой, соединены с входом элемента HE 76 и с управляющим входом 27 коммутатора 14. Входы каждого эле,мента ИЛИ 79 соединены поразрядно с выходами элементов И 77 и И 78.
Выходы группы элементов ИЛИ 79 явля", ются выходом коммутатора 14.
На фиг. 5 показан алгоритм микропрограммы, на примере выполнения ко торой поясняется принцип работы микропроцессора (символы И - отдельные микрокоманды; символы А - проверяемое логическое условие).
На фиг. 6 показана временная диаграмма выполнения алгоритма микро25 программы, где: 80 - синхроимпульсы на входе 16 процессора; 81 - коды микрокоманд на выходе блока 9; 82 коды микрокоманд на выходе регистра
10; 83 - сигнал условия на входе
19 блока 7; 84 — сигнал на .управляющем выходе 28 блока 7.
Для более четкого понимания работы микропроцессора рассмотрим выполнение им алгоритма микропрограммы
35 (фиг, 5), Действия в микропроцессоре производятся в соответствии с временной диаграммой (фиг, 6) .
Для приведения микропроцессора .в исходное состояние на информационный вход 2 подается начальный адрес микропрограммы (адрес микрокоманды И1), в на вход 8 - сигнал начальной за" грузки. По сигналу начальной загрузки на выходах элементов ИЛИ 73 и
ИЛИ 74 в блоках 7 вырабатываются еди.
45 ничные сигналы. По единичному сигналу с выхода элемента ИЛИ 74 открывается группа элементов И 64, и адрес микрокоманды Hl поступает с входа
<оманд блока 7 через группы элементов
И 64 и ИЛИ 67 на информационный вход регистра 6). По заднему фронту сигнала с выхода элемента ИЛИ 73 адрес микрокоманды Hl заносится в регистр
63, По этому адресу из блока 9 выбирается микрокоманда Н1 (позиция 81).
Каждая микросхема состоит из трех частей: адресной, операционной и до полнительной. В дополнительной час"
7 1037263 8 являются соответственно выходом 17 переноса и выходом 18 сдвига блока 1.
Выход элемента ИЛИ 58 соединен с входом группы элементов И 4 1. Выход эле мента НЕ 60 соединен с входом элемента И 61. Входы элементов И 51; И 52, И 53, И 54, И 55, И 56 соединены с входом синхронизации блока !.
Блок 7 (фиг. 3 ) содержит регистР
63 адреса, группы элементов И 64, И 65, И 66 и ИЛИ 67, дешифратор 68 переходов, дешифратор 69 функций, группы элементов И 70 и И 71, группу триггеров 72, элементы ИЛИ 73, -ИЛИ 74 и ИЛИ 75.
Вход дешифратора 68 является входом
24 блока 7 и соединен с входами групп элементов И 65 и И 66. Входы дешифратора.68 соединены с входами групп элементов И 65 И 66 и входом элемента ИЛИ 74. Первый выход дешифратора 68 является выходом 28 блока 7.
Вход элемента ИЛИ 73 является вхо дом 8 начальной установки микропроцессора и соединен с входом эле" мента ИЛИ 74 и инверсными входами групп элементов И 65 и,И 66. Выход ,элемента ИЛИ 74 соединен с входом группы элементов И 64. Выходы групп элементов И 64, И 65 и И 66 соединены с входами группы элементов ИЛИ 67, вы" ход которой соединен с информационным входом регистра 63.
Вход занесения регистра 63 соединен с выходом элемента ИЛИ 73. Выход регистра 63 является адресным выходом 23 блока 7. Вход элемента ИЛИ 73 является входом 16 синхронизации блока 7 и соединен с входами группы элементов И 70. Выходы группы элементов И 70 соединены с входами занесения группы триггеров 72, выходы ко. торых соединены с входами группы элементов И 71.
Вход дешифратора 69 является входом 29 дешифрации флагов блока 7. Вы" ходы дешифратора 69 соединены с входами групп элементов И 70, И 7l и с входом элемента ИЛИ 75. Выходы группы элементов И 71 соединены с входами элемента ИЛИ 75, выход которого является выходом 20 гризнаков. блока
7, Вход 19 признаков блока 7 соединен с информационными входами группы триггеров 72 и входом одного из элементов И группы элементов И 66.
Вход группы элементов И 64 является 55 входом команд блока 7.
Коммутатор 14 (фиг. 4)содержит элемент HE 76, группы элементов И 77, 1037 ти микрокоманды указывается номер условного перехода в микропрограмме. Разрядность (Р) этой части микрокоманды определяется выражением
S0 где N - общее число условных перехо" дов в микропрограмме.
Дополнительная часть микрокоман- 1О ды поступает на информационный вход регистра 13 .- Операционная часть микрокоианды поступает на вход 25 комму" татора 14, а адресная часть микрокоианды - на вход 24 управления адресом блока 9. Адресная часть микроко- ианды состоит из двух полей - адресного пбля и поля переходов, Сигналы, соответствующие адресному полю, по" ступают на входы групп элементов 20
N 65 и И 66, Сигналы, соответствующие поле переходов, поступают на вход дешифратора 68. В поле перехо" доя адресной части микрокоманды М! задается безусловный переход к микрокоианде М2, Поэтому единичным сиг" налом с выхода дешифратора 68 откры вается группа элементов И 65 и И 66.
Сигналы, соответствующие полю перехо» дов, поступают на вход дешифратора
68. В поле переходов адресной час"и иикрокоманды Мl задается безу словный переход к микрокоманде М2.
Поэтому единичным сигналом с выхода дешифратора 68 открывается группа
35 элементов И 65 и адресное поле микрокоманды поступает через группы элементов И 65 и ИЛИ 67 на информаци онный вход регистра 63, Так как эле. мент И 15 закрыт нулевым сигналом
84, ro на входе 27 коммутатора 14 присутствует нулевой сигнал. При этом группа элементов И 77 оказывается закрытой, а группа элементов И 78 открыта единичным сигналом с выхода элемента НЕ 76. В резуль45 тате на информационный вход регистра 10 передается операционная часть микрокоманды Мl.
При поступлении первого синхроимпульса 80 на вход 16 производятся следующие действия. При возникновении переднего фронта синхроимпульса 80 блок 1 начинает выполнение микрокоманды МО (позиция 82), хранимой на конвейерном регистре 10, Од- новременно микрокоманда М1 начинает заноситься в конвейерный регистр 10, однако код этой микрокоманды появля263 10 ется на выходе регистра 10 через время Г2, определяемое задержкой. занесения информации в регистр 10.
В начальный момент времени в регистре 10 хранится микрокоманда М0, код которой сформировался неопрЕделенным образом йосле включения устройства.
Поэтому выполнение этой микрокоманды не производит никаких полезных действий. Это связано с конвейерным принципом выполнения микропрограммы.
Так как выборка микрокоманды опережает на цикл ее выполнение, первая микрокоманда микропрограммы может быть выполнена только во втором микрокомандном цикле. Поэтому первый микрокомандный цикл всегда является
"холостым . В зависимости от управляющего слова, поступающего на вход
31, блок 1 выполняет арифметико-логические и сдвиговые операции. Управляющее слово состоит из двух полей - поля операций и поля операндов. Сигналы, соответствующие полю операции, поступают на вход дешиф" ратора 32. Сигналы, соответствующие полю операндов, поступают на вход дешифратора 33. Дешифратор 32 вырабатывает на одном из своих выходов сигнал, микроприказа, соответствующий определенной операции. Арифме" тико-логические операции в блоке 1 выполняются над двумя операндами, Один из них находится в регистре 45, а второй поступает на один из информационных входов 2-4 микропроцессора. Дешифратор 34 вырабатывает на одном из своих выходов единичный сигнал, по которому открывается одна из групп элементов И 46, И 47 и
И 48, В результате этого операнд с соответствующего информационного вхо-. да поступает для дальнейшей обработки через группу элементов ИЛИ 49 и группу элементов И 50, На выходе сумматора 34 Формируется значение арифметической суммы слагаемых с уче" том значения сигнала входного пере-, носа. Если при этом происходит переполнение разрядной сетки сумматора 34, то на выходе переноса вырабатывается единичный сигнал. На выходе группы операционных элементов И 35 формируется конъюнкция, а на выходе группа операционных элементов ИЛИ 36дизъюнкция операндов. На выходе груп,пы операционных элементов НЕ 37 Форми1руется инверсное значение кода, со12
ll !0372 держащегося в регистре 45. По единичному сигналу с одного из выходов дешифратора 32 значение результата операции поступает через одну из групп элементов И 38, И 39, И 40, И 41,". И 42 и группу элементов
ИРИ 43 на информационные входы счетчика 44 и регистра 45, По переднему фронту импульса с выхода одного из управляющих элементов И 51, И 52,! 1О
:И 53, И 54, И 55 И 56 производятся различные действия со счетчиком 44 и регистром 45 (установка в нуль, занесение, сдвиг, прибавление "единицы". к содержимому)По заднему фронту синхроимпульса
80 адрес микрокоманды М2 заносится в регистр 63, а дополнительная часть микрокоманды — в регистр 13. Микрокоманда М2 появляется на выходе 20 блока 9 (позиция 81) через время
11 определяемое временем занесения в регистр 63 и.временем выборки из блока 9, В дополнительной части микрокоманды М2 указывается номер услов- 25 ного перехода А в микропрограмме. В адресной части микрокоманды М2 задается безусловный переход в яикрокоманду М3. При поступлении второго синхроимпульса 80 блок 1 выполняет 3g микрокоманду Мl (позиция 82), а микрокоманда М2 заносится в регистр 10.
По адресной части микрокоманды М2 блок 7 формирует адрес микрокоманды
М3, номер перехода по условию А заносится в регистр 13. Из блока 9 вы35 бирается микрокоманда М3 (позиция 81), а из блока 12 выбирается операционная часть микрокоманды N4. В адресной части микрокоманды М3 задается выполнение условного перехода.По40 этому едини чным си гналом с выхода дешифратора 68 открывается группа элементов И 66, в результате чего адрес следующей микрокоманды формируется с учетом значения сигнала ус45 ловия на входе 19 блока 7. Сигнал
84 принимает единичное значение, вследствие чего открывается элемент
И 5. При поступлении третьего синхроимпульса 80 блок 1 выполняет мик50 рокоманду М2 (позиция 82), в результате чего формируется значение сигнала 83 условия.
Так как сигнал 83 принимает единичное значение (условие выполняется ), на управляющем входе 27 комму.татора 14 устанавливается единичный сигнал. По этому сигналу комму атор 14 поДключает на информационный вход регистра 10 операционную часть микрокоманды М4 с выхода блока 2. Микрокоманда М4 заносится в регистр 10. По адресной части микрокоманды М3 и единичному значению сигнала 83 условия блок 7 формирует адрес микрокоманды М5, которая затем выбирается из блока 9 1, позиция 81)В адресной части микрокоманды М5 задается безусловный переход к следующей микрокоманде. Поэтому сигнал 84 принимает нулевое значение, вследствие чего закрывается элемент И 15
В
Коммутатор 14 подключает на информационный вход регистра 10 операционную часть микрокоманды М5 с выхода блока 9. При поступлении четвертого синхроимпульса 80 блок 1 выполняет микрокоманду М4 (позиция 82},микрокоманда М5 заносится в регистр 10 а по ее адресной части блок 7 формирует адрес следующей микрокоманды и т.д.
Если сигнал 83 условия в резульO тате выполнения микрокоманды М2 по третьему синхроимпульсу -80 принимает нулевое значение (условие не выполняется),то коммутатор 14 подключает на вход регистра !0 операционную часть микрокоманды М3 с выхода блока 9, Блок 7 по адресной части микрокоманды М3 и нулевому значению условия формирует адрес следующей микрокоманды этой ветви H работа микропроцессора продолжается аналогично.
При выполнении многих операций блок 1 обращается к блоку анешнеи памяти или внешнему устрдйству, выставляя на выход 5 микропроцессора соогветствующий адрес. Блок внешней памяти и внешние устройства, с которыми взаимодействуют микропроцессор, на фиг. 1 не показаны.. Если необ ходимо записать информацию в.блок . внешней памяти или внешнее устройст" во, что указывается в текущей микрокоманде, на управляющем выходе 11 устанавливается сигнал, соответствующий режиму записи, Записываемые данные выставляются блоком 1 на информационный выход. При чтении информации из блока внешней памяти или внешнего устройства на управляющий выход 11 поступает сигнал чтения а
Э считываемые данные снимаются блоком ! с информационных входов 2 4 устрой13 10372 стра. Код, яодаЬаемый с nepeoro выхода регистра 10 на вход 29 блока определяет фнукцию управления логи" кой флагов, которая заключается либо в установлении выбранного флага в соответствии со значением сигнала на входе 19 блока 7, либо в выдаче содержимого, выбранного флага или значений "0" и "t на выход 20 блока 7.
Работа блока 7 при этом заключает. ся в следующем, 8 соответствии с кодом, поступающим на вход 29 блока на одном из выходов дешифратора 69 вырабатывается управляющий сигнал.
Если производится установка одного из группы триггеров 72, то по единичному сигналу с выхода дешифратора
69 открывается один из группы элементов И 70, При поступлении синхроим" пульса 80 на вход 16 блока 7 на выходе элемента И 70 вырабатывается импульс, по заднему фронту которого
63 14 в соответствующий триггер 72 заносит ся значение сигнала на входе 19 бло" ка 7. Если значение одного из группы триггеров 72 выдается на выход 20 блока 7, по единичному сигналу с соответствующего выхода дешифратора
69 открывается один из группы элементов И 71 и содержимое триггера
72 через элементы И 71 и ИЛИ 75 поступает на выход 20 блока 7.
Таким образом, в предлагаемом микропроцессоре выполнение условных переходов проивводится без наличия
"холостых" циклов в отличие от известного, где при выполнении каждого условного перехода присутствует
"холостой" цикл, 8 результате этого предлагаемый микропроцессор не имеет потерь производительности за счет наличия
"холостых" циклов в выполнении мик.ропрограмм.
1037263
1037263
Составитель Г.Виталиев
Редактор О.Половка Техред Т.фанта Корректор Л. Бокшан
Заказ 6012/51 Тираж 706 Подписное
ЗНИИПИ Государственного комитета СССР по делам изобретений и открытий
1i3035, Москва, N-35, Раушская наб., д. 4/5 филиал ППП "Патент", r. Ужгород, ул. Проектная, 4