Аналого-цифровой интегратор

Аналого-цифровой интегратор

Иллюстрации

Показать все

Реферат

 

1. АНАЛОГО-ЦИФРОВОЙ ИНТЕГРАТОР , содержащий последовательно соединенные аналоговый интегратор, вход которого является входом аналого-цифрового интегратора, и компаратор , выход которого через цепв сбрсмса подключен к входу обнуления аналогового интегратора, а также реверсивный счетчик импульсов, выход которого через цифроаналоговый преобразователь соединен с первым входом сумматора, две схемы сравнения, первые входы которых соединены с ВЫЧ ходом сумматора, а вторые-входы - с выходом блока слежения-хранения, вход которого подключен к выходу сумматора, а выход является выходом аналого-цифройого интегратора, и блок выделения модуля, вход которого соединен с выходом первой схемы сравнения, отличающийся тем, что,, с целью повышения точности интегрирования, увеличения постоянной времени и диапазона изменения постоянной вр.емени интегрирования в него введены управляемый делитель частоты, блок задания коэффициента деления, счетчик импульсов, элемент И, элемент ИЛИ, генератор импульсов, инвертор и первый, второй и третий дополнительные цифроаналоговые преобразователи , дискретные входы которых соединены соответственно с выходами управляемого делителя частоты , включенного между компаратором и реверсивным счетчиком импульсов , блока задания коэффициента деления, подключенного к управляющим В1ходам управляемого делителя частоты,и счетчика импульсов, аналоговый вход второго дополнительного цифроаналогового преобразователя подключен к выходу аналогового интегратора, а выходы дополнительных цифроаналоговых преобразователей (О соединены с входами сумматора, входыэлемента И соединены соответственно .с выходами, генератора импульсов, второй схемы сравнения и инвертора, вход которого и первый вход элемента ИЛИ подключен к выходу компаратора , выход блока выделения модуля соединен с входом установки нуля -i .счетчика импульсов, счетный вход коэ :о . торого подключен к выходуэлемента И: входом блока заданий коэффициента де ,ления и вторым входе элемента ИЛИ, Ч третий вход которого соединен с выхоЮ X) дом второй схемы сравнения, а выход i подключен к управляющему входу.блокаi слежения-хранения. о 2. Интегратор по п.1, о т ли ч. аЧ ю щ и и с я тем, что, с целью повышения точности,он содержит ключ, включенный между выходом второго цифроаналогового преобразователя и третьим входом вторрй схемы сравнения выход которой подключен к управляющему входу ключа.

СОК)3 СОВЕТСНИХ .

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (ill

SU, 3(5)) 506 G 7/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ДВТОРСКОМЪ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3432573/18-24.

-(22) 28.04.82 ,(46) 23.08.83. Бюл. 9 31 (72) М.Н.Глазов, Е.В.Колмыков и Э.С.Никулин (53) 681.335(088.8) (56) 1. Патент ClQA 9 3288627, .кл. Св06 б 7/18, опублик. 1975.

2. Авторское свидетельство СССР

9 507872, кл. G06 G 7/18, 1973

3. Авторское свидетельство СССР

9 866563, кл. 006 G 7/18, 1981 (прототип). (54)(57) 1. АНАЛОГО-. ЦИФРОВОЙ ИНТЕГРА.

ТОР, содержащий последовательно соединенные аналоговый интегратор, вход которого является входом аналого-цифрового интегратора, и компаратор, выход которого через цепь сбро са подключен к входу обнуления аналогового интегратора, а также реверсивный счетчик импульсов, выход которого через цифроаналоговый преобразователь соединен с первым входом сумматора, две схемы. сравнения, -первые входы которых соединены с вы ходом сумматора, а вторые входы — с выходом блока слежения-хранения, вход которого подключен к выходу сумматора, а выход является выходом аналого-цифрового интегратора, и блок выделения модуля, вход которого соединен с выходом первой схемы сравнения, отличающийся тем, что, с целью повышения точности интегрирования, увеличения постоянной времени и диапазона изменения постоянной времени интегрирования в него введены управляемый делитель частоты, блок задания коэффициента деления, счетчик импульсов, элемент

И, элемент ИЛИ, генератор импульсов, инвертор и первый, второй и третий дополнительные цифроаналоговые преобразователи, дискретные входы которых соединены соответственно с выходами управляемого делителя частоты, включенного между компаратором и реверсивным счетчиком импульсов, блока задания коэффициента деления, подключенного к управляющим входам управляемого делителя частоты,и счетчика импульсов, аналоговый вход второго дополнительного цифроаналогового преобразОвателя подключен к выходу аналогового интегратора, а выходы дополнительных ф цифроаналоговых преобразователей соединены с входами сумматора, входыэлемента И соединены соответственно .с выходами генератора импульсов, С: второй схемы сравнения и инвертора, вход которого и первый вход элемен- Я та ИЛИ подключен к выходу компаратора, выход блока выделения модуля (соединен с входом установки нуля .счетчика импульсов, счетный вход ко торого подключен к выходу. элемента И: входом блока задани. коэффициента де",,ления и вторым входом элемента ИЛИ, )

I третий вход которого соединен с выхо дом второй схемы сравнения, а выход подключен к управляющему входу блока слежения-хранения.

2. Интегратор но п.1, о т л и ч. а- ю шийся тем, что, с целью повышения точности,он содержит ключ, включенный между выходом второго цифроаналогового преобразователя и третьим входом второй схемы сравнения выход которой подключен к управляющему входу ключа.

1037280

Изобретение относится к автоматике, предназначено для формирования напряжения, пропорционального интегралу от входного сигнала, и может ис- пользоваться в системах автоматического управления различными технологическими процессами и объемами, когда требуются большие постоянные интегрирования.

Известны устройства для интегрирования,содержащие реверсивный счетчик 1О импульсов, цифроаналоговый преобразователь н преобразователь напряжение частота, выполненный на основе ана; логового интегратора и компаратора (1j. 35

Недостатком таких устройств является то, что вследствие сбоев счетчика под действием случайных помех н перерывов в подаче питания происходит разрушение информации„ накоп- щ ленной интегратором, что может приводить к аварийным последствиям, а потому во многих случаях совершенно недопустимо.

Известен аналого-цифровой интегра" 25 тор, в котором наряду с указанными элементами и цифроаналоговым преобразователем с выходным сумматором, второй вход которого подключен к .выходу аналогового интегратора, применен контур восстановления информации, содержащий последовательно включенные блоки слежения-хранения, выявления модуля, сравнения и логическую схему управления режимами работы блока слежения-хранения (23.

НедоСтатком этого интегратора является погрешность интегрирования, / связанная с неравенством квантов напряжения на выходах аналогового интегратора и цифроаналогового преоб- 40 разователя. Это обусловлено как погрешностями цифроаналогового преобра" зователя, в частности непостоянством его шага квантования, так и неточностью релейных элементов в преобра- 45 зователе напряжение-частота., осуществляющих квантование интеграла входного сигнала. В результате в моменты сброса аналогового интегратора (в точках квантования) возникают скачки напряжения на выходе интегратора, что снижает точность интегрирования.

Это затрудняет использование интегратора,. в особенности в устройствах ифференцирования медленно меняющихя сигналов, когда интегратор включается в обратную связь усилителя с большим коэффициентом усиления.

Наиболее близким к изобретению по технической сущности является аналого-цифровой интегратор, содер- 60 жащий последовательно соединенные аналоговый интегратор, компаратор, реверсивный счетчик импульсов, цифpoaHaëîãoâûé преобразователь, сумматор и блок слежения-.хранения, две 65 схемы сравнення, первые входы которых соединены с выходом сумматора, а вторые входы — с выходом блока сле" жения-хранения, два блока выделения модуля, второй блок слежения-хране-": ния,,а также логические элементы И, И-НЕ и сложения по модулю два,соответствующим образом соединенные между собой и с другими элементами схемы. Благодаря введению в данное устройство контура сглаживания выходного напряжения обеспечивается повышение точности работы устройства за счет уменьшения составляющей погрешности, обусловленной непостоянством шага квантования цифроаналогового преобразователя (3 .

Недостатком известного интегратора является наличие погрешности s режиме хранения и при интегрировании малых напряжений, когда в промежутках между импульсами на входе счетчика блок слежения-хранения в контуре формирования сигнала коррекции изменяет свое выходное напряжение из-эа дрейфа используемого в нем операционного усилителя, утечек, конденсатора и других дестабилизирующих факторов. Наряду со снижением точности это не позволяет использовать принцип деления частоты импульсов на входе Счетчика, обеспечивающий получение достаточно больших и легко перестраиваемых по необходимым законам постоянных интегрирования.

Целью изобретения является повышение точности интегрирования, увеличение постоянной времени и диапазона изменения постоянной времени интегрирования.

Для достижения поставленной цели в аналого-цифровой интегратор, содержащий последовательно соединенные аналоговый интегратор, вход которого является входом аналого-цифрового интегратора, и компаратор, выход которого через цепь сброса подключен к входу обиуления аналогового интегратора, а также реверсивный счетчик импульсов, выход которого через цифроаналоговый преобразователь соединен с первым входом сумматора, а вторые входы — с выходом блока слежения-хранения, вход которого подключен к выходу сумматора, а выход является выходом аналого-цифрового интегратора, и блок выделения модуля, вход которого соединен с выходом первой схемы сравнения, введены управляемый делитель частоты, блок задания коэффициента деления, счетчик импульсов, элемент И, элемент ИЛИ, генератор импульсов, инвертор и первый, второй и третий дополнительные цифроаналоговые преобразователи, дискретные входы которых соединены соответственно с выходами управляемого делителя частоты, включенного между компарато1037280 ром и реверсивным счетчиком импульсов, блока задания коэффициента деления, подключенного к управляющим входам управляемого делителя частоты, и счетчика импульсов, аналоговый вход второго. дополнительного цифроаналогового преобразователя подключен к выходу аналогового интегратора, а выходы дополнительных цифроаналоговых преобразователей соединены с входами сумматора, входы элемента И 10 соединены соответственно с выходами генератора импульсов, второй схемы сравнения и инвертора, вход которого и первый вход элемента ИЛИ подключен к выходу компаратора, выход блока 15 выделения модуля соединен с входом установки нуля счетчика импульсов, счетный вход которого подключен к выходу элемента И, входом блока зада. ния коэффициента деления и вторым м 20 входом элемента ИЛИ, третий вход которого соединен с выходом второй схемы сравнения, а выход подключен к управляющему входу блока слежения.хранения. Кроме того, интегратор содержит ключ, включенный между выходом второго цифроаналогового преобразователя и третьим входом второй схемы сравнения, выход которой подключен к управляющему входу клю.ча.

На фиг.1 представлена схема предлагаемого интегратора; на фиг.2 логическая схема, поясняющая работу управляемого делителя частоты и соответствующих цифроаналоговых преоб- 35 разователей; на фиг. 3 †. временные диаграммы работы интегратора в режиме интегрирования с учетом действия введенных в него контуров сглаживания выходного сигнала и коррекции погреш-40 ностей.

Аналого-цифровой интегратор содержит преобразователь 1 напряжение-час- тота, построенный на аналоговом интеграторе 2 с целью 3 сброса в нуле- 45 вое состояние и компараторе 4, реверсивный счетчик 5 импульсов, цифроаналоговый преобразователь б, сумматор 7, блок 8 слежения-хранения, схемы 9 и 10 сравнения, первые входы

11 и 12 которых подключены к выходу сумматора 7, а вторые входы 13 и 14 . к выходу блока 8 слежения-хранения, и блок 15 выделения модуля, вход которого соединен с выходом первой схемы 9 сравнения. 55

Интегратор содержит также управляемый делитель 16 частоты, подключенный управляющими входами к блоку

17 задания коэффициента деления, три дополнительных цифроаналоговых 60 преобразователя 18-20, счетчик 21 импульсов, элемент И 22, вход 23 установки нуля с. ."чика 21 импульсов, генератор 24 импульсов, инвертор 25 и элемент ИЛИ 26, причем дискретные входы цифроаналоговых преобразователей 18-20 соединены соответственно с выходами управляемого делителя 16 часчастоты, блока 17 задания коэффициента деления и счетчика 21 импульсов.

Аналоговый вход преобразователя 19 подключен к выходу аналогового интегратора 2, а выходы цифроаналоговых преобразователей 18-20 соединены сэ входами сумматора 7..

Интегратор содержит также ключ 27, соединяющий выход второго дополнительного цифроаналогового преобразователя с дополнительным входом второй схемы 10 сравнения, выход которой подключен к управляющему входу 28 ключа 27.

На фиг.2 в качестве примера показана функциональная схема блока 17 задания коэффициента деления и его связь с другими узлами аналого-цифрового интегратора дитя случая перестройки делителя частоты на один из трех коэффициентов деления (1;Ф; Ю н ) °

В состав управляемого делителя 16 частоты входят последовательно соеди-. ненные реверсивные счетчики 29 и 30 импульсов с входами 31-34 управления.

В данном. случае блок 17 задания коэффициентов деления реализуется на инверторах 35-39 и двухходовых схемах И-НЕ 40-41. Необходимое управление цифроаналоговым преобразователем

19 обеспечивается за счет использования в нем на входе каждого разряда двуххоЬовых схем И-НЕ.

Интегратор работает следующим образом.

11усть в исходном оостоянии реверсивный счетчик 5, управляемый делитель 16 частоты, счетчик 21 импульсов находится в нулевых положениях и сигнал на выходе аналого-цифрового интегратора равен нулю. При этом, выходные напряжения цифроаналоговых преобразователей 6, 18, 19 и 20 . также равны нулю. Соответственно рав.ны нулю выходные напряжения сумматора 7 и блока 8 слежения-хранения (М1 - Чв 0)

При наличии входного сигнала преобразователь 1 напряжение-частота генерирует импульсы с частотой, пропорциональной Ч . В зависимости от знака U управляемый делитель 16 частоты и реверсивный счетчик 5 настраиваются на сложение или вычитанйе импульсов преобразователя 1. Кодовые комбинации, возникающие в счетчике

5 и делителе 16 частоты, преобразуются цифроаналоговыми преобразователями б и 18 в напряжения, поступающие на входы сумматора 7 с соответствую-., щими весами. Возникновение импульсов на входах делителя 16 частоты происходит в моменты времени, когда напряжение на выходе аналогового интегратора 2 достигает уровня срабатыва1037280 йия компаратора 4, после чего под действием выходного сигнала компара,тора осуществляется быстрый сброс (разряд емкости) аналогового интегра-, тора через цепь 3 сброса. В результате компаратор 4 выключается, и процесс заряда емкости под действием сигнала Оь повторяется. Поэтому за каждый .период работы преобразователя 1 с помощью компаратора 4 фик-. сируется величина и знак приращения интеграла входного напряжения 0ь ., т.е. в схеме осуществляется квантование интеграла входного на) ряжения

{)э,{ по уровню. Дискретные .приращения интеграла накапливаются в упранляемом15 делителе 16 частоты и в счетчике 5, и преобразуются. с помощью цифроаналоговых преобразователЕй 18 и 6ja текущее значение интеграла внутри каждого кванта. Напряжение,формиру- р0 емое на выходе аналогового интегра-. тора 2, поступает на вход .умножающего цифроаналогового преобразователя

19, который производит его масшта-. бирование по заданному коэффициенту деления делителя lб.частоты(временные диаграммы Фиг.З}

В идеальном случае при надлежащем выборе уровней переключения компаратора 4, масштабов цифроаналоговых преобразователей 18, 19, б и сопротивлений резисторов на входах сумматора 7 должно обеспечиваться равенст во между полным приращением напряжения на выходе aHaJIoroBoro интегратора 2 и кантами напряжений, поступа-. ющих на сумматор 7 с цифроаналоговых преобразователей 6 и 18. При этом, "на выходе сумматора 7 формируется напряжение, пропорциональнное интегралу от входного. сигнала Ч, причем 40 погрешность дискретности такого аналогоцифрового интегратора при постоянном шаге квантования цифроаналогового преобразователя должна быть равна нулю. 45

При нормальной работе аналого-цифрового интегратора (беэ сбоев счетчика 5 и делителя 16 частоты) скорость отработки .блока 8 слежения- . хранения превышает максимальную ско50 рость .изменения выходного сигнала сумматора 7, которая в рассматриваемом идеальном случае определяется скоростью изменения выходного напряжения аналогового интегратора 2 с учетом коэффициентон передачи цифроаналогового преобразователя 19 и сумматора 7 по входу, к которому подключен преобразонатель 19. Для предотвращения скачков напряжения на выходе блока 8 слежения-хранения при бО сбросе аналогового интегратора 2 сигнал сброса V4, поступающий с компаратора 4 через элемент ИЛИ 26 на управляющий вход блока 8, переводит этот блок в режим хранения (интерва- 65 лы времени с на фиг.З) ° Поэтому выходное напряжение блока 8 слеженияхранения равно выходному напряжению сумматора 7 (Чя„,-- Ч ) и схемы 9 и

10 сравнения находятся в нулевом положении. Сигнал на выходе блока

15 выделения модуля также равен нулю и блок 17 задания коэффициента делеия настраивает делитель 16 частоты соответствии с внешними дискретны-. и сигналами и

В действительности из-за погрешностей цифроаналоговых преобразователей б, 18, 19 (н частности из-за непостоянства шагов квантонания), а также из-за неточного масштабирования их сигналов на соответствующих входах сумматора 7 в реальном аналого-цифро- вом интеграторе возникает погрешность дискретности, поскольку аналоговый интегратор 2 не может обеспечить полное сглаживание ныходного сигнала сумматора 7.

При возникновении скачков напря-. жения на выходе сумматора 7 (моменты времени 11, $g на Фиг.З) блок 8 слежения-хранения вследствие ограниченной скорости слежения не успевает отрабатывать эти скачки, и на выходах схем 9 и 10 сравнения появляются сигналы ошибки. При надлежащем выборе порогов срабатывания этих схем схема 9 остается в нулевом .состоянии, в то время как схема 10 срабатывает и единичный сигнал на ее выходе поступает на нход элемента И 22 и через элемент ИЛИ 26 †. на управляющий вход блока 8 слежения-хранения, переводя его н режим хранения.

На другой вход элемент И 22 единичный логический сигнал поступает с иннертора 25 в интервалах между импульсами сброса, когда компаратор

4 находится в нулевом положении. В результате генератор 24 импульсов подключается к счетчику 21, который через цифроаналоговый преобразователь

20 воздействует на сумматор 7, изменяя его выходное напряжение до тех пор, пока схема 1,0 сравнения не пе- . рейдет в нулевое положение. После этого генератор 24 импульсов отключается от счетчика 21 и блок 8 слежения-хранения переходит в режим слежения, а счетчик 21 и цифроаналоговый преобразователь 20 — в режим хранения корректирующего сигнала 1

{моменты времени 6<- 4 на Фиг.З}.

Во время формирования корректирующего сигнала Ч (интервалы времени

tq--Ь,1 -tg на Фиг.3) по единичному выходному сигналу Ч1О .схемы 10 сравнения ключ 27 замыкается, и на дополнительный вход схемы 10 сравнения с цифроаналогового преобразователя 19 поступает напряжение Ч, пропорциональное выходному напряжению V< аналогового интегратора 2 и, следователь

1037280 но пропорциональное текущему значе-

:нию интегратора входного .напряжений.

С учетом наличия на входе схемы

10 сравнения указанной добавки отпускание схемы 10 (моменты временина фиг.3) происходит, когда выходное напряжение сумматора 7 ста"новится равным сумме напряжений 7у

Vg H V > . Благодаря этому во время формирования корректирующего сигнала сохраняется информация о текущем зна-1О чении интегратора.от Чэ и тем самым повыпается точность устройства.

Таким образом, скачки напряжения .на выходе сумматора 7, обусловленные укаэанными погрешностями, не.проходят15 на выход интегратора, поскольку они компенсируются с помощью специально введенного корректйрующего конту ра, содержащего,счетчик 21,. цифроаналоговый преобразователь 20.и генера-.,;@ тор 24, .который подключен к дополни-. тельному входу, сумматора 7. Коррек-. . тирующее воздействие,.вырабатываемое этим контуром, сохраняется.неизменным до поступления. следущего импульса .

На- уцравляемый делитель .16 частоты, т.е. до получения очередного кванта интеграла от входного сигнала. При.. этом обновление корректирующего воздействия .происходит лишь в том . слу-., чае, если на вхрдах схемы 10 сравнения возникает ошибка, превышающая ее порог чувствительйости. В противном случае корректирующее воздейст- . вие сохраняется некзменньм. В отличие от известной схемы аналого-цифрового .интегратора кор ректирующее sîçäåéñòâèå, âûðàáàòûþà-. емое предложенным устройством, сохраняется сколь угодно долго. Это позволяет существенно повысить точ-. 40 ность аналого-цифровых, интеграторов с большими Постоянныки интегрирования (при весьма малых частотах следова-. ния импульсов) . Повышение точности . достигается не.только в Режимах. g$ интегрирования, но и.в .Режимах .хра.нения, что имеет практическое .зна- . чение для астатических систем:автоматического управления. Возможность сколь угодно длительного хранения корректирующего воздействия. позволяет существенно увеличить .постоянную . интегрирования путем введения.в .. интегратор управляемого делителя час-, тоты.

Приведенная íà фиг.2 qxeMa включения управляемого делителя 16. час-. тоты обеспечивает перестройку делителя по внешним сигналам блока 1? (входы 1, е )- .йа один из трех,. .коэффициентов деления 11 и 1 е и . . 66

При нулевых сигналах на входах 1 и уп блока 1? и нулевом .сигнале со схемы 9 сравнения логические элементы 35-41 формируют на входах 31 и 33 делителя 16 частоты нулевые g5 сигналы, а на входах 32 и .34 - единичные. При этом реверсивные счетчики .

29 и 30 импульсов имеют коэффициенты деления соответственно и и и, а общий коэффициент деления частоты составляет й-v . Выходные .коды .Ц и 4и с выходов счетчиков 29 и 30 преобразуются цифроаналоговым проеобразователем 18 в ступенчатое напряже-.. ние, имеющее и-щ квантов в каждом . периоде повторении и амплитуду, экви валентную одному, кванту основного цифроаналогового преобразователя .б.

В этом. случае цифроаналоговый преобразователь 19 имеет минимальный коэффициент передачи .(так как нулевой . сигнал воздействует лишь на младший разряд), и масштаб напряжения.М(р соответствуеч одному кванту цифроаналогового преобразователя 18 (Ч= — ), ю и

Если сигнал на входе. и . блока

17 принимает. единичное значение, то сигналы на входах 31 и.32 делителя 16 частоты изменяют свои значения, и . счетчик 29 настраивается на единичный коэффициент деления, причем выходной код й„ становится равным нулю. При этом общий коэффициент деления частоты делителя 16 становится равным, число квантов в периоде повторения напряжения также уменьшается до а (при той же амплитуде),, а цифроаналоговый преобразователь 19 настраивается по нулевому сигналу со схемы. И-НЕ 41 на коэффициент передачн уя, а результате чего происходит соответствующее увеличение масштаба напряжения Vqy.

Когда сигнал на входе 1 блока

° 17 имеет единичное значение, счетчики 20 и 30 работают с коэффициентами деления, равнъыи 1, и их выходные коды И и М, равны нулю. Это соответствует. нулевому значению выходного напряжения преобразователя 1& (Ч,в = О) и максимальному коэффицйенту передачи преббразователя 19 (V > - V ),,так как иа все разряды последнего поступает нулевой сигнал с выхода инвертора 39.

Следовательно, в предложенной схеме обеспечивается Формирование двух напряжений (ступенчатого с преобразо« вателя 18 и пилообразного с преобразователя 19), которые позволяют сгладить ступенчатое напряжение основного цифроаналогового преобразователя б при всех возможных коэффициентах деления частоты, задаваемых внешними дискретными сигналами.

Рассмотрим теперь работу аналогоциФрового интегратора при сбоях реверсивного счетчика 5, вызванных, например, действием случайных помех.

При этом из-за ограниченной скорости отработки блока 8 слежения-хранения сигналы на входах обеих схем 9 и 10 сравнения отличаются на величину, 1937280

Фила. У превышающую их пороги срабатывания, в результате чего на выходе блока выделения модуля 15 появляется единичный сигнал. Этот сигнал переводит блок 8 слежения-хранения в режим хранения и через блок 17 настраивает делитель 16 частоты на единичный коэффициент деления. Одновременно ,.счетчик 21 устанавливается в нулевое состояние н удерживается в этом состоянии независимо от наличия импульсов на его счетном входе. Выходное напряжение схемы 9 сравнения поступает на форсирующий вход преобразователя 1 напряжение-частота, который воздействует,на делитель 16 частоты 15 и счетчик 5, изменяя выходное напряжение сумматора 7 до тех пор, пока не произойдет выключение схемы 9 сравнения. После этого выходное напряжение блока 15 выделения модуля становится равным нулю и счетчик 21 ереходит в режим счета импульсов, оступающих на него с генератора 24.

Счет импульсов продолжается до тех пор, пока разность выходных сигналов. ,блока 8 слежения-хранения и сумматора 7 не снизится до порога отпуска- . ния схемы 10 сравнения, т.е. до нол" ного восстановления информации в счетчике 5 импульсов..

Благодаря наличию связи с выхода ЗО блока 15 выделения модуля на вход 23 установки нуля счетчик 21 при восстановлении информации блокируется и включается лишь.для точной. доводки схемы на конечном этапе восстановле" ния информации. Благодаря этому исключается ограничение динамического диапазона сигнала коррекции, которое могло бы произойти при работе устройства в этом режиме.

Таким образом, благодаря применению в -предложенном устройстве управляемого делителя частоты и контура сглажи" вания на двух цифроаналоговых преобразователях, коэффициенты передачи которых изменяются определенныМ образом при перестройке делителях часто" ты, а также за счет построения контура коррекции погрешностей на основе счетчика импульсов и цифроаналогового преобразОвателя, соответствующим образом соединенных с другими элемента- ми аналого-цифрового интегратора, по» вышается точность работы устройства при больших постоянных интегрирования.

Использование в интеграторе управ ляемого .делителя частоты позволяет изменять постоянные интегрирования по необходимым законам, попьзуясь внешними дискретными входами блока задания коэффициента деления.

ВНИИХИ Заказ 6013/52 Тираж 706 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная; 4