Устройство для сопряжения

Устройство для сопряжения

Иллюстрации

Показать все

Реферат

 

(ц G 06 F 3/04

1 . Ф

1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ.." +5

";ду > СОЮЗ СОВЕТСКИХ, „,, Ф,.:-.= СОЦИАЛИСТИЧЕСКИХ =":.,, ф, РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3433926/18-24 (22 ) 05.03.82. (46 ) 30,08. d3. Бюл. И 32 (72) П. 8. Турлаков, 8. Д, Наумов и A Г. Тягунов (53) 681. 325 (088.8) (56 ) 1. Авторское свидетельство СССР 65 1335, ten. G 06 F 3/04 > 197Ч, 2, Авторское свидетельство СССР по заявке 3259255/18-24, кл . G 06 F 3/04,, 1981 (прототип ). (54 ) (57 ) YCT P0A CT 80 ДЛЯ СОПРЯЖЕНИЯ, содержащее две группы блоков согласования интерфейсов и матрицу коммутирующих блоков, каждый из которых включает первый регистр адреса„первую схему сравнения, пять элементов И, первый триггер запроса и два элемента НЕ, причем первые и вторые входы и выходы каждого блока согласования интерфейсов соединены с соответствующими информационными и первьми управляющими входами и выходами устройства, в каждом коммутирующем блоке первый регистр адреса выходом соединен с первым входом первой схемы сравнения, второй вход которой подключен к первому входу первого элемента И, третьи выход и вход i-го (1 = 1,М) блока согласования интерфейсов первой группы, третьи выход и вход j-ro (j = 1>N ) блока согласования интерфейсов второй группы соединены соответственно с первым входом второго элемента И, выходом и входом первого элемента И и выходом второго элемента И коммутирующего блока 1-й строки и )-го столбца матрицы, единичный выход первого триггера запроса которого подключен к четвертому входу i-го блока согласования

„„SU„,, 1О38933 А интерфейсов первой группы, в каждом коммутирующем блоке выход первой схемы сравнения соединен с первым входом третьего элемента И, выход которого соединен с единичным входом первого триггера запроса, единичный выход которого соединен с первым входом четвертого элемента И, нулевой выход первого триггера запроса соединен с первым входом пятого элемента

И, выход которого соединен через первый элемент НЕ с вторым входом третьего элемента И, третий вход которого соединен через второй элемент

НЕ с нулевым входом первого триггера запроса,.третий вход третьего элемента И и выход четвертого элемента И коммутирующего блока i-й строки и го столбца матрицы подключены соответственно к четвертым выходу и входу

j-го блока согласования интерфейсов второй группы, выход пятого элемента

И коммутируюещго блока i- é строки и

j-го столбца матрицы подключен "к вторым входам четвертого и -пятого элементов И коммутирующего блока i é стро.ки и (j -1)-го столбца матрицы, четвер" тый выход i-го блока согласования интерфейсов первой группы соединен с вторыми входами четвертого и пятого элементов И коммутирующего блока i-й строки и N-го .столбца матрицы, о тл и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет работы с вычислительной машиной по инициативе внеш" них абонентов, в каждый коммутирующий блок устройства введены второй регистр адреса, вторая схема сравнения, шестой, седьмой и восьмой элементы И, второй триггер запроса,тре1038933 тий и четвертый элементы НЕ и элемент

ИЛИ, причем пятые входы и выходы каждого блока согласования интерфейсов соединены с соответствующими вторыми управляющими входами и выходами устройства, з каждом коммутирующем блоке второй регистр адреса выходом соединен с первым входом второй схемы сравнения, второй вход которо" подключен к первому входу второго элемента И, выход второй схемы сравнекиа соединен = первым входом шесто" го элемента И, выход которого соединен с единичным входом второго триггера эапpo=; â€, единичный выход которого соединен с первым входом седьмого эге«ента И, нулевой выход второго триггера запроса соединен с первым входом вас= мого элемента И, выход которого соединен через третий элемент НЕ с в орым входом шестого элемент-". И„ третий вход которого соединен через четвертый элемент

НЕ с нулевьм входом второго триггера "-.àïðîñà, выходы четвертого и седь; .II-î элементов И соединены состИзобретение относится к вычислительной технике и может быть использована для построения гистем обмена информацией между различными устройствами вычислите i ettх комплексов. 5

Известно устройство для сопряжения, содержащее две группы блоков согласования интерфейсов„ узел настройки, содержащий блок управлениг. и блоки приоритетов, а также матрицу г коммутирующих элементов 1 1.

Недос ..атками данного устройства являются большие аппаратурные затраты„ обусловленные наличи=н узла настройки и Формирователя управляющих сиг-15 налов в коммутирующих элементах,а также низкая надежность, обусловленная тем, что отказ узла настройки может привести к отказу всего устройства. 2О

Наиболее близким к предлагаемому по технической сущности является устройс,.во для сопряжения, содержащее две группы блоков согласования интерфейссв и матрицу коммутирующих 25 ветственно с первым и вторым входами элемента ИЛИ, выход которого соединен с вторыми входами первого и второго элементов И„третий вход шестого элемента И и выход седьмого элемента И коммутирующего блока i-й строки и j -го столбца матрицы подключены соответственно к шестым вы1 . ходу и входу 1" го бло ка со гла сования интерфейсов первой группы, единичный выход второго триггера запросов коммутирующего блока i-й строки и j""го столбца матрицы подключен к шестому входу j-co блока согласования интерфейсов второй группы, выход восьмого элемента И коммутирующего блока 1-й строки и j-ro столбца матрицы подключен к вторым входам седьмого и восьмого элементов И коммутирующего блока (1-1)-й строки и .1-го столбца мат1рицы, шестой выход j - го блока согласования интерфейсов второй группы со" единен с вторыми входами седьмого

Й восьмого элементов И коммутирующего блока М-й строки v, j-го столбца матрицы.

2 узлов, каждый из которых включает регистр адреса, схему сравнения, пять элементов И, триггер запроса,два элемента НЕ, причем первые и вторые входы и выходы каждого блока согласования интерфейсов соединены с соответствующими информационными и уп" оавляющими входами и выходами устройства, в каждом коммутирующем узле регистр адреса выходом соединен с первым входом схемы сравнения, второй вход которой подключен к первому входу первого элемента И третьи выход и вход i-го (1 = 1, M) блока Согласования интерфейсов первой группы, третьи выход и вход 1-го (j = 1,И) блока согласования интерфейсов второй группы соединены соответственно с первым входом второго элемента И, выходом и входом первого элемента И и выходом второго элемента И коммутирующего узла i-й строки и j-го столбца матрицы, единичный выход триi ãåðà запроса которого подключен к четвертому входу I ãо блока сог3 10389 ласования интерфейсов первой группы. в каждом коммутирующем узле выход cxeMbl сравнения соединен с первым вхо» дом третьего элемента И, выход кото" рого соединен с единичным входом 5 триггера запроса, единичный выход которого соединен с первым входом четвертого элемента И, нулевой выход триггера запроса соединен с первым вхдом пятого элемента И, выход которого 1О соединен через первый элемент HE с вторым входом третьего элемента И,тре1 тий вход которого соединен через второй элемент НЕ с нулевым входом триггера запроса, выход четвертого элемента И соединен с вторыми входами первого и второго элементов И, тре" тий вход третьего элемента И и выходчетвертого элемента И коммутирующего узла i-й строки и j-ro столбца матри- о цы подключены соответственно к четвер" тым выходу и входу j-го блока согласования интерфейсов второй группы,выход пятого элемента И коммутирующего узла 1-й строки и j-ão столбца матрицы подключен к вторым входам чет" вертого и пятого элементов И коммутирующего узла 1-й строки и (j-1)-ro столбца ма рицы, четвертый выход 1-го блока согласования интерфейсов первой зо группы соединен с вторыми входами четвертого и пятого элементов И коммутирующего узла i-й строки и N— - го столбца матрицы, В укаэанном устройстве обмен ин,35 формацией между, например, вычислитель ными машинами (ВМ) и внешними абонентами (ВА) осуществляется через устройство сопряжения по интерфейсу, обеспе" чивающему передачу информационных и управляющих сигналов от ВМ к ВА и от

ВЯ и ВМ по раздельным линиям .Интерфейс SM проходит по столбцам, а интерфейс BA - по строкам матрицы коммутирующих узлов.

Обмен информацией, например,между j-й ВМ и i-м BA через блоки согласования интерфейсов начинается с выдачи j-й BM адреса коммутирующего узла и управляющего сигнала выборки, которые воспринимаются всеми коммути50 рующими узлами j --го столбца коммутациЬнной матрицы. При этом код адреса сравнивается с содержимым регистра адреса на схеме сравнения. При сравнении àдресов в одном из коммутирующих узлов ) -го столбца матрицы сигнал с триггера запроса выдается к

i ìó BA. В ответ на сигнал запроса

33 ф

1- и ВЯ выдает сигнал разрешения, который, пройдя через i -й блок. согласования интерфейсов, последовательно проходит все коммутирующие узлы I-й строки матрицы, опрашивая в каждом иэ них состояние триггера запроса.

Таким образом, приоритет коммутирующих узлов в i-й строке матрицы on" ределяется их местонахождением,причем чем ближе к i-й строке матрицы коммутирующий узел расположен к 1-му блоку согласования интерфейсов,тем выше его приоритет, в следовательно, и приоритет соответствующей ВМ, Если триггер запроса в коммутирующем узле на пересечении j ""го столбца и 1-й строки матрицы находится в единичном состоянии, то формируется сиг" нал готовности для выдачи в j-e ВМ и открываются два элемента И для обмена . информацией между j -й SM u i-и ВА.По сигналу готовности 1-я BM начинает обмен информацией с i-м ВА.

Сигналы на управляющих шинах выборки, запроса, разрешения и готовности остаются в течение всего времени обмена, После окончания обмена j --я ВМ снимает сигнал выборки, что приводит к снятию сигнала запроса, поступающего на i-й ВЯ, в свою очередь i-й ВА снимает сигнал разрешения, что приводит к закрыванию элементов И выдачи информации и снятия сигнала готовности, поступающего с выбранного коммутирующего узла íà j-ю ВМ.

При необходимости обращения к нескольким BR из одной ВМ последняя осу" ществляет последовательное подключение ВА за счет поочередной выдачи адресов необходимых BA и выполнения соответствующих обменов Г2 3.

Недостатком известного устройства является ограниченная область его применения, так как оно не обеспечивает работу с вычислительными машинами по инициативе внешних абонен-,îâ. Так, например,не обеспечивается работа с внешними устройствами ЕС ЭВМ, которые для передачи второго байта состояния при монопольном режиме работы, а также для передачи очередного байта данных или первого и второго байта состояния при мультиплексном режиме начинают по своей инициа" тиве последовательность сигналов выборки от УВВ, выставляя требование на обслуживание (ТРБ-А). Не обеспечивается также работа с различными пунк5 103139 тами управления, автоматизированными рабочими местами, удаленными терминалами и абонентами вычислительных сетей.

Цель изобретения - расширение области применения устройства за счет работы с вычислительной машиной по инициативе внешних абонентов.

Поставленная цель достигается тем, что в устройство для сопряжения,со- 10 держащем две группы блоков coгласования интерфейсов и матрицу коммутирующих блоков, каждый из которых включает первый регистр адреса, первую схему сравнения„ пять элементов И, пер>5 вый триггер запроса и два элемента

НЕ, причем первые и вторые входы и выходы каждого блока согласования интерфейсоа, соединены с соответствующими информационными и первыми управ- о ляющими входами и выходами устройства, н каждом коммутирующем блоке первый регистр адреса выходом соединен с первым входом первой схемы сравнения, второй нход которой подключен к первому входу первого элемента И, третьи выход à вход 1-го (1 = Г,М) блока согласования интерфейсов первой группы, третьи выход и вход j -r-o (jf É) бло" ка согласования интерфейсов второй группы соединены соответственно с первым нхо,цом второго элемента И> выходом и входом первого элемента

И и выхсдом второго элемента И коммутирующего блока i é строки и j ãî столбца матрицы, единичный выход

35 первого триггера запроса которого подключен к четвертому входу j-го блока согласования интерфейсов первой группы, в каждом коммутирующем блоке выход первой схемы сравнения соединен с первым входом третьего элемента И > выход которого соединен с единичным входом первого триг" гера запроса, единичный выход которо45 го соединен с первым входом четвертого элемента И, нулевой выход первого триггера запроса соединен с первым входом пятого элемента И, выход которого соединен через первый элемент НЕ с вторым входом третьего элемента И, третий вход которого соединен через второй элемент НЕ с нулевым входом первого триггера запроса, третий вход третьего элемента И и вь.ход четвертого элемента И ком55 мутирующего блока 1-й строки и -го столбца матрицы подключены соответственно к четвертым .выходу и входу

33 Ь

j ãî блока согласования интерфейсов второй группы, выход пятого элемента И коммутирующего блока i-й строки и j-го столбца матрицы подключен к вторым входам четвертого и пятого элементов И коммутирующего блока 1-й строки и (j -1 )-го столбца матрицы, четвертый выход 1-го блока согласования интерфейсов первой группы соединен с вторыми входами четвертого и пятого элементов И коммутирующего блока 1-й строки и М-го столбца матрицы, в каждый коммутирующий блок устройства введены второй регистр адреса, вторая схема сравнения, шестой седьмой и восьмой элементы И,второй триггер запроса, третий и четвертый элементы HE и элемент ИЛИ, причем пятые вхоцы и выходы каждого блока согласования интерфейсов соединены с соответствующими вторыми управляющими входами и выходами устройства, ! в каждом коммутирующем блоке второй регистр адреса выходом соединен с гервым входом второй схемы сравнения, второй вход которой подключен к первому входу второго элемента И, выход второй схемы сравнения соединен с первым входом шестого элемента И, выход которого соединен с единичным входом второго триггера запроса, единичный выход которого соединен с первым входом седьмого элемента И,нулевой выход второго триггера запроса соединен с первым входом восьмого элемента И,выход которого соединен через третий элемент НЕ с вторым входом шестого. элемента И, третий нход которого соединен через четвертый элемент НЕ с нулевым входом второго триггера запроса, выходы четвертого и седьмого элементов И соединены соответственно с первым и вторым входами элемента

ИЛИ, выход которого соединен с вторыми входами первого и второго элементов И, третий вход шестого элемента И и выход седьмого элемента И коммутирующего блока i é строки и j ãî столбца матрицы подключены соответственно к шестым выходу и входу i-ro блока согласования интерфейсов первой группы, единичный выход второго триггера запросов коммутирующего блока i-й строки и j-го столбца матрицы подключен к шестому входу ) -ro блока согласования интерфейса второй группы, выход восьмого элемента И коммутирующего блока I-é строки u J "co столбца матри10389 цы подключен к вторым входам седьмого и восьмого элементов И коммутирующего блока (i-i )-й строки и j-го столбца матрицы, шестой выход j --го блока согласования интерфейсов второй 5 группы соединен с вторыми входами седь мого и восьмого элементов И коммути рующего блока М-й строки и j-го столб-. ца матрицы. ! . 1О

На фиг, 1 представлена блок-схема предлагаемого устройства; на фиг.2функциональная схема коммутирующего блока.

Устройство содержит (фиг.! ) блоки 15

1 согласования интерфейсов и коммутирующие блоки 2>объединенные в матрицу, причем коммутирующие блоки 2 каждой строки матрицы подключены к соответствующему блоку 1 первой группы, а коммутирующие блоки 2 каждого столбца — к соответствующему блоку

1 второй группы. Каждый коммутирующий блок 2 состоит из регистров 3 и

4 адреса, схем 5 и 6 сравнения, первого и второго элементов И 7 и 8,триг- r геров 9 и 10 запроса, третьего, четвертого и пятого элементов И 11-13, первого и второго элементов НЕ !4 и

15, седьмого и восьмого элементов

И 16-18, третьего и четвертого элементов НЕ 19 и 20 и элемента ИЛИ 21.Первые, вторые и пятые входы и выходы каждого блока 1 согласования интерфейсов являются соответствующими информационными и первыми и вторыми управляющими выходами устройства,причем блоки 1 первой группы соединяются с внешними обонентами (ВА), а блоки 2 второй группы - с вычислительными машинами (ВИ), третьи вход и выход, . четвертый вход и шестые вход и выход

i-ro блока 1 согласования интерфейсов первой группы .соединены соответствен" но с выходом элементов И 7, входами элементов И 8, единичными выходами триггеров 9 запроса, выходами элементов И 17 и входами элементов И 16 всех коммутирующих блоков 2 1-й строки матрицы. Четвертый выход I-го блока 1 соединен с входом элемента И 13 коммути-50 рующего блока i-й строки и первого столбца. Выход элемента И 13 коммутирующего блока 2 .i-й строки и j-го столбца матрицы соединен с входом элемента И 13 коммутирующего блока 2 i-i >5 строки и (j -1)-ro столбца. Третьи вход и выход, четвертый вход и выход и шестой вход j -ro блока 1 согласова33 8 ния интерфейсов второй группы соединены соответственно с выходами элементов И 8, входами элементов l1 7, выходами элементов И 12, входами элементов И 11 и единичными выходами триггеров 10 запроса всех коммутирующих блоков 2 j -й строки матрицы. Шес той выход j -го блока 2 соединен с входом элемента И 18 коммутирующего блока 2 первой строки и J -го столбца матрицы. Выход элемента и 18 коммутирующего блока 2 i-й строки и j -го столб" ца соединен с входом элемента И 18 коммутирующего блока 2 (т! )-й стро» ки и J -ãî столбца.

Блоки 1 представляют собой совокупность формирователей, число которых определяется числом информационных и управляющих линий, необходимых для связи с соответствующими, например, вычислительными машинами и внешними абонентами.

Устройство работает следующим образом.

В случае инициативы BM обмен инфор нацией>например, между j -й ВИ и i-м

ВА начинается с выдачи 3 -й ВИ адреса коммутирующего блока 2 и управляющего сигнала выборки на третий вход элемента И 13, которые воспринимаются всеми коммутирующими блоками 2 j --го столбца матрицы. При этом код адреса, поступающий по информационным линиям на первый вход элемента И 7, сравнивается с содержанием регистра 3 адреса на схеме 5 сравнения.

Если сравнение произошло (высокий уровень на первом вХоде элемента И 11),то сигналом с выхода элемента И l1 в единичное состояние ус" . танавливается триггер 9, сигнал с выхода которого поступает на четвертый вход i"го блока 1 согласования интерфейсов и далее выдается i-му

ВА, В случае несравнения адресов или же при их сравнении, но при наличии низкого уровня на втором входе элемента И 11, триггер 9 в единич" ное состояние не устанавливается.Тем самым исключается воэможность перехвата i-го ВА вычислительной машиной с более высоким приоритетом до тех пор, пока- не завершится уже начатый обмен между i ì ВА и ВМ с более низким приоритетом.

В ответ на сигнал запроса !-й

BA выдает с четвертого выхода сигнал разрешения, который>пройдя через блок с"

9 1038

1, последовательно проходит все коммутирующие блоки 2 i-й строки матрицы, опрашивая в каждом из них состояние триггера 9. Если триггер 9 например, в коммутирующем блоке 2, расположенном на пересечении j ãо столбца и -й строки матрицы, находится в единичном состоянии, то формируется сигнал на выходе элемента И 12,поступающий на первый вход элемента 1О

ИЛИ 21, выход которого открывает элементы И 7,и 8 царя обмена информацией между j -ВМ и i -и ВА, Кроче того, си.-нал с выхода элемента И 12 поступает на четвертый вход „ -го блока 1 и далее выдается в |-ю ВМ как сигнал готовности, пс которому j -s ВМ начинает обм -н информацией с 1-м ВА, Если триггер 9 запроса находится в нулевом состоянии, то íà выходе эле" мента И l3 формируется сигнал, который через элемент НЕ 1" "tзакрывает эпе" мент И 11, а также поступает на вторые входы элементов И 12 и 13 следующего коммутирующего блока 2 1-й строки матрицы.

Сигналы на управляющих линиях выборки,запроса,разрешения и готовности остаются в т= ÷åíèå всего времени обмена Ао тех пор, пока -я ВМ не сн-мет сигнал выборки, что приводит к снятию о.-.тальных управляющих сигналов.

В случае обращений к i-му ВА нескольких ВМ ".:ë÷ âðåìåííî за счет последовательного грохождения сигнала раз"

35 решения осущес-.впяется последовательное их подклачение к i -му BA.

В случае инициативы BA установление связи., например, между 1-м BA 1-й

ВМ начинается с выдачи .!-м ВА адрес.а

40 коммутирующего блока 2 и сигнала выборки, которые воспринимаются всеяи коммутирующими блоками 2 1-й стро ки матриць, В каждом коммутирующем блоке 2 осуществляется сравнение со45 держимого регистра 4 адреса с кодом адреса, поступающим на первый вход э.пемента И 8, на схеме .6 сравнения.

Если-сравнение произошло 1высокий уровень на первом входе элемента

И 16 >, то сигнал с выхода элемента

И 16 устанавливает в единичное состояние триггер l0 запроса, выход которого поступает на шестой вход 1 -го блока и далее выдается в j-e ВМ.Если сравнение адресов å произошло или же произошло, но имеется низкий уро-Р вень на втором входе элемента И 16, триггер 10 запроса в единичное состо"

933 10 яние IIe устанавливается, Тем самым исключается возможность перехвата

J" é ВМ внешним абонентом с более высоким приоритетом до окончания уже начатого обмена между j-й BM u i-м

ВА с более низким приоритетом, В ответ на запрос .1-я BM выдает на шестой выход сигнал разрешения, который последовательно проходит все коммутирующие блоки 2 j-го столбца матрицы, опрашивая в каждом из них состояние триггера 10.Если триггер

10, например, в коммутирующем блоке

?, ра положенном на пересечении

j-го столбца и i-й строки матрицы, находится в единичном состоянии,то на выходе элемента И I7 формируется сигнал, поступающий на второй вход элемента ИЛИ 21, выход которого открывает элементы И 7 и 8 дпя коммутации потоков информации между i-м BA и „1-й ВМ ° Кроме того, сигнал с выхода элемента И 17 поступает на шестой вход i-го блока 1 и далее выдается

1-му BA как си гнал готовности, по которому i-й BA начинает обмен информацией с -й ВМ.

Еслл триггер 10 запроса находится в нулевом состоянии, то формируется сигнал с выхода элемента И 18 как сиг нап разрешения, который поступает на следуюций коммутирующий блок 2 i-й строки. По окончании обмена i-й BA снимает сигнал выборки, что приводит к снятию остальных управляющих сигналов. В случае обращений к j-й BM не копьклх BA одновременно за счет последовательного прохождения сигнала разрешения осуществляется последовательное их подключение к -й ВМ, При одновременной установке в еди1нлчное состояние триггеров 9 и 10 зап роса в коммутирующем блоке 2 наприI мер, расположенном на пересечении — го столбца и I-й строки матриць, предпочтение отдается установлению коммутации по инициативе 1-й ВМ, В этом случае -й ВА снимает сигнал выборки, что приводит к сбросу в нулевое состояние триггера 10. В то же время по сигналу Запрос", поступающему на четвертый вход i ãî блока

1, i-й ВА выдает сигнал разрешения, который в коммутирующем блоке 2, расположенном на йересечении j-ro стогбца и i-й строки матрицы, открывает элементы И 7 и 8 для коммутации потоков информации между j -й BMi u

i-и ВА.

11 1038933 12

Таким образом, предлагаемое устрой- HM или ВА, Это позволяет применять ство обеспечивает олтмен информаци- устройство для сопряжения в систеей между вычислительными машинами мах, решающих более широкие классы и внешними абонентами по инициативе . задач.

1038933

Сост а вител ь В, Beð Tëèá

Техред И.Метелева Корректор М. Демчик

Редактор M,Рачкулинец

Заказ 6?31/55 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-3, Рауисная наб,, д. 4/5

Фиг«,ал ППП "Патент", г . Ужгород, ул, Проектная,4