Устройство для умножения

Устройство для умножения

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ по авт. св. № 888109, отличающееся тем, что, с целью расширения фунииональных возможностей за счет обеспечения умножения чисел в дополнительном коде,оно содержит hразрядный сумматор и блок формирования коррекции, причем первый, второй, третий , четвертый и пягый входы блока формирования коррекции соединены соответственно с входами множителя, множимого , знака множителя, знака множимого и режима работы устройства, выход блока формирования коррекции соединен с четвертым входом последнего блока вычисления разрядных значений произведения выход блока формирования коррекции и выходы буферных регистров, за исключением перво .го буферного регистра второй группы соединены с соответствующими входами h-раэf рядкого сумматора. € сл с со оо со со 05

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

3(51) G 06 < 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61 ) 888109 (21 ) 343 7889/1 8-2 4 (22) 1 2.05.82 (46) 30.08.83. Бюл. ¹ 32 (72) Г. П. Лопато, Л. Г. Лопато . и A. А. Шостак (71) Минский радиотехнический институт (53) 621.325 (088.8) (56) 1. Авторское свидетельство СССР № 888109, кл. G, 06 F 7/52, 1972 (прототип). (54) (57) 1. УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ по авт. св. № 888109, о тл и ч а ю ш е е с я тем, что, с целью расширения фунциональных возможностей за счет обеспечения умножения чисел в

„„SU„„1038936 А дополнительном коде, оно содержит h—разрядный сумматор и блок Формирования коррекции, причем первый, второй, третий, четвертый и пятый входы блока формирования коррекции соединены соответственно с входами множителя, множимого, знака множителя, знака множимого и режима работы устройства, выход блока формирования коррекции соединен с чет вертым входом последнего блока вычисления разрядных значений произведения выход блока формирования коррекции и выходы буферных регистров, за исключением цервого буферного регистра второй группы соединены с соответствующими входами h-разрядного сумматора.

2 . Устройство пэ и. 1, э г л и ч а ю— щ е е с я тем, что блок формирования коррекции содеркит два сумматоре, буферный регистр, два григт.ера, причем первый и второй входы блока формирования коррекции соединенъ1 соответственно с первой и вторЬй группой входов первого сумматоре, выход которого соединен с входом второго сумматоре, выход кэторого соединен с входом буферного регистра, выход которого является выхэдэм блсъке формирования коррекции, выходы переносе первого и второго сумматоров соединены соответственно с первыми входами первого и второго триггеров, выходы кото,рых соединены соответственно с входами переноса первого и второго сумматоров, третий вход блоке формирования коррекции соединен с первым входом разрешения приема информации первого сумматора и входом разрешения приема информации первого триггера, четвертый вход блока формировения коррекции соединен с вторым входом разрешения приеме информации первого сумматоре и входом разрешения приеме информации второго триггера, пятый вход блоке формирования коррекции сэединен с входом разрешения приема информации буферного регистра, вторыми вхэделпт первого и второго триггеров, iI

Изобретение относится к вычислительной технике и мэжег.быть использовано при разработке быстродействующих устройств для умножения чисел, представленных в любой позиционной системе счисления в дополнительном коде. Особенно эффективно его применение при использовании больших интегральных схем, в частности при разработке высокопроизводительных наращиваемых микропрэцессорэв и микропроцессорных сисгем.

Пэ основному авт. св, Ь 888109 известно устройство для умножения, сэдержешее регистр мнэжимэгэ, v блоков вычис-1Ь ления резрядньж значений произведения (и -числэ разрядэв мнэжимого), т1 буферньтх регистров йереэй группы и буферных регистров второй группы, причем первые входы блоков вычисления разрядных 2О значений произведения соединены с выходами соэтвегствутэпгих разрядов регистра мчожимого, вторые входы — с входом множителя устрэйсгве, третьи и четвертые входы — с выходами соотвегсгвуюших 25 буферных регистров первой и второй групп, входы буферных регистров первой и второй групп соединены соответственно с выходами cãàðøåãо и младшего разряда cool вегвуюших блоков вы -исления разрядных у» значений произведения, выход первого буферного регистре второй группы подключен к выходу устрэйсгва, четвертый вход последнегэ бл-.ке вычисления разрядных значений произведения coåäèíåí с вхэдом

35 кэррекцш1 устройстве 1 1 .

2 недостатком известного устройства является невэзмэжнэсгь перемножения на нем чисел, представленных в дополнительном коде, что снижеег область его применения.

Кель изобретения — расширение функционельлптх вэзможиосгей устройства за счет обеспечения умножения чисел в дополнигельном коде.

Поставленная цель достигается тем, что устройство для умножения дополнительно содержит И -разрядный сумматор и блэк формирования коррекции, причем первый, второй, третий четвертый и пятый вхэды блока формирования коррекции соединены соответственно с входами множителя, мнэжимэго, знаке множителя, знака мнэжимого и режима работы устройства, выход блока формирования коррекции соединен с четвертым входом последнего блока вычисления разрядных значений произведения,, выход блока формирования коррекции и выходы буферных регистров, за исключением первого буферного регистра второй группы соединены соответствующими входами и-разрядными входами и-разрядного сумматора.

Кроме гэго, блэк формирования коррекции содержит две сумматоре, буферный регистр, два триггера, причем первый и втэрой входы блоке формирования коррекции соединены соответственно с первой и второй группой входов первого сумматоре, выхэд которого соединен с входом второго сумматора, выход которого соединен с входом буферного регистре, 936 4 ческой единицы), го в каждом такте работы устройства в сумматор 14 через его первый вход осуществляется прием информации с входа 7 множителя устройства, а также до начала работы устройства производится запись единицы в триггер 18 через вход 11 режима устройст ва (a противном случае запись инфбрмации по этим каналам блокируется), Аналогично, если знак множителя отрицательный (на входе 9 присутствуег сигнал логической единицы), то в сумматор 14 через его второй вход разрешается прием информации в каждом raxre работы устройства с входа 8 множимого устройства, а так» же осуществляется запись единицы в триггер 17 по входу 1 1 до начала работы устройства (в противном случае запись информации по этим каналам блокируется).

Предлагается, что по входам 7 и 8 ycr» ройства поступают в каждом такте в блок

5 коррекции 1с инверсных двоичных цифр множителя и k инверсных двоичных цифр множимого, например, с инверсных выходов григгеров регистров множителя и множимого с цепями однотактногo сдвига на 5с разрядов (эти ре HcrpbI HB чертеже не показаны).

Запись в буферный регистр 1 6 проиэводится с разрешения сигнала на входе

11 устройства только в режиме умножения чисел в дополнительном коде. Когда же устройством производится умножение чисел в беззнаковой форме, т.е. без учета знаков, го запись информации в буферный регистр блокируется. Буферный регистр выполняет в блоке 5 роль однотакгной задержки ийформации и поэтому в тех случаях, когда не требуется такая задержка, он должен быть заменен специальной комбинационной схемой выборки.

Итак, с помощью блока 5 формируется в каждом такте работы устройсгва 3с двоичных цифр коррекции (если в устройстве осуществляется умножение чисел в дополнительном коде) .

Ж тройство для умножения чисел работает следующим образом.

Работу устройства для умножения чисел рассмотрим применительно кдвоично-кодированной 2 -ичной системе счисления, 1с г.е, когда каждый разряд как множимого, гак и множителя, представляет собой набор из k двоичных цифр. В исходном состоянии буферные регистры 3 и 4 и буферный регистр 16 блока формирования коррекции обнулены; в триггере 17 хранится единица, если знак множителя отрицательный; в триггере 18 хранится еди3 1038 выход которого является выходом блока формирования коррекции, выходы переноса первого и второго сумматора соединены соответственно с первыми входами первого и второго триггеров выходы которых ! 5 соединены соответственно с входами переноса первого и второго сумматоров, гретий вход блока формирования коррекции соединен с первым входом разрешения приема информации первого сумматора и

10 входом разрешения приема информации первого триггера, четвертый вход блока формирования коррекции соединен с вторым входом разрешения приема информации первого сумматора и входом разреше- 15 ния приема информации Broporo триггера, пятый вход блока формирования коррекции соединен с входом разрешения приема информации буферного регистра, вторыми входами первого и второго триггеров, 20

На фиг. 1 изображена структурная схема устройства для умножения; на фиг. 2блок формирования коррекции для случая двоично-кодированной 2 -ичной системы k счисления. 25

Устройство для умножения содержит

11 -разрядный регистр 1 множимого, блоков 2 вычисления разрядных значений произведения, и буферных регистров первый 3 и второй 4 групп, блок 5Аорми30 рования коррекции, и -разрядный сумматор 6, входы 7,8,9,10,11 соответственно множителя, множимого, знака множителя, знака множимого, режима работы устройства, выходы 12 регистра множиМ о, выхо д 13 у,тройсгва. 35

Блок формирования коррекции содержит первый и второй сумматоры 14 и 15, буферный регистр 16, первый и второй триггеры 17 и 18.

Блоки вычисления разрядных значений

40 произведения комбинационного типа могут быть реализованы, например, с использованием ПЗУ или быстродействующих логических преобразователей информации, Может оказагъся целесообразной реализа45 ция этих блоков в виде итеративной сети или же на основе многослойной древовидной структуры.

Совокупность 1 -го блока 2 вычисления разрядных значений произведения и

i-ых буферных регистров 3 и 4 может быть конструктивно выполнена в виде единого модуля, реализованного, например, как большая интегральная схема.

Блок формирования коррекции работает 55 следующим образом.

Если знак множимого отрицательный (HB входе 10 при".утсгвуег сигнал логи1С3Е(з36 ница, если знак 11ножимэго отрицательный; в регистре 1 множимогэ записан 1з

-разрядный 2 — и:ный код множимого (и k — разрядный двоичный код множимого) . 5

Б каждом из 1з первых тактов работы устройства на егэ вход 7 поступает параллельно k дВэи п1ых разрядов, множителя, начиная сэ стороны младших разрядов.

При этом в; -ом блоке 2 вычисления >0 разрядных зна«ений произведения зсуществ11яется умножение k двои п1ых разрядов множителя, пэступакз1цих на его Второй вход с входа 7 устройства, на % двоичных разрядов множимого, поступающих 15 н: его первый вход с выхэда 12 i -го

1с

2 -ичнэго разряда регистра 1 множимого л прибавление к,< младшим двоич 1ым разрядам;1олу п1вщегося при этом 2 разрядного произведения через четвертый и 20 третий входы блэка 2 соответственно младших двоичных ра:зрядэв произведения

< +1-го блока 2, сформирэванных в препь1дущек такте и ранимы в (i +1) -ом буферном регистре 4 и k старших двоич- 25 ных разрядов произведения 1 -го блока

2, сформированных в предыдущем такте и хранимых a !-Ом б;ферном регистре 3.

После этого сформированные k младших двои«11ьг;, разрядов произведения ; -го 30 блока 2 с ого выхода записыва1отся в

-ый регистр 4, а к старших двоичных разрядoв произведен1и — в 1-ый буферный регистр 3. Одновременно с формированием в каждом такте работы устрой- З5 ства разрядных произведений в блоках

2 устройства в блоке 5 коррекции формируется " . Двэнчных цифр коррекции, которые с задержкой в один такт подаются на вход коррекции у-.тр!ofeIâa. Запись

40 информации в буферные регистры 3 и 4, в буферный регистр 16 и в триггеры

17 и 18 блэка 5 формирования коррекции эсул1ествляется под действием одного и того же синхроимпульса.

Вывод 2v 2 -и.ных разрядов про1с изведения осуществляется через выход устройства для у;,.ножения 13 по % двоич.— ных разрядов за такт. Ускоренный вывод произведения возможен за и +1 такт, для чего необходимэ в (n +1) -ом такге осуществить суммирование с держимого буферных регистров 3,4 и 16 (кроме первого буфернэго регистра 4) на сумматоре 6.

В устройстве для умножения используется алгоритм умножения чисел в дополнительном коде с двумя явными коррекциями. Следует тэлько отметить, чтэ если знаки мнэжимэгэ и множителя ВхОдя т в их старшие 2 -ичные цифры, ro в каФ честве кэрректиру1ощих поправок в блоке 5 коррекции используются дополнительные коды мнэжимого и множителя, а знак результата эпределяется двумя старшими двоичными разрядами наиболее зна«имой э (с

2 -и«.1эй цифры произведения. Если же знаки множимого и множителя не являются составной частью из старших 2 -ичФ них цифр (т.е, они не участвуют непосред:твенно в умножении), ro в xa«eгzee корректирующих поправок в блоке 5 исполь;зуются дополнения множимогэ и множите:is;, а знак резульrara дэлжен быть сфор мирован отдельно путем слэжения по мэдулю два знаков сомножителей.

Технико-эко номи чес кие преимущес тва предлагаемого устрбйства в сравнении с извес тным с ос тоят в расширении его функциэнальных возможностей за счет обеспечения умножения чисел в дополнительном коде. Кроме того, оно позволяет умножить числа в беззнаковой форме, т,е. без учета знаков, что расширяет эбласть его применения.

1038936

Составитель В. Клюев

Редактор Н. Стащишина Техред С.Мигунова Корректор Л. Бокшан

Заказ 62 3 1/ 55

Тираж 706 П одписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, >К-35, Раушская наб., д, 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4