Многоканальное устройство для контроля логических блоков

Многоканальное устройство для контроля логических блоков

Иллюстрации

Показать все

Реферат

 

1. МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ, содержащее в каждом канапе элемент памяти, соединенный выходом с Входом индикатора, первым входом с выходом схемы сравнения, первый вход которой подключен к выходу узла обнару жения входа, первые входы узлов обнаружен входа каналов соединены с вторыми .родами элементов памяти каналов, о тлич вющееся тем, что, с целью Повышения достоверности контроля, в каждый канал введен элемент НЕ, причем в каждом канале второй вход схемы сравнения соединег с соответствующим входом из группы контролируемых входов устройства и через элемент НЕ с вторым входом узла обнаружения вкода, выход которого подключен к соответствующему входу-выходу из группы эталонных вкодов - выходов устройства, вторые входы элементов памяти соединены с входом пуска устройства. 2. Устройство по п. 1, отличающее с я тем, что узел обнаружения . входа содержит элемент И-НЕ, триггер, элемент И, элемент НЕ и амиттерный повторитель , причем первый информационный вход и выход элемента И-НЕ соединены соответственно с вторым входом узла и с первым входом элемента И, входом эмиттерного повторителя и выходом узла, (О второй информационный вход и управляющий вход - соответственно с первым с входом и в1 йсодом триггера, вторым входом соединенного с выходом элемента И, второй вх;од которого через. элемент НЕ подключен к выходу эмиттерного повторителя . 00 ос со 4

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(9 G 06 F ll/22

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ д

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ .:.! ., (21) 3432229/18-24 .,(22) 28.04.82 (46) 30.08.83. Бюл. ¹ 32 (72) B. А. Агафонов и Н. Н. Шарпипо (53) 681.327.1 7 (088.8) (56) 1. Авторское свидетельство СССР

N 283688, кл. G 06 F 11/00, 1968.

2. Авторское свидетельство СССР № 633019, кл. Gi 06 F 11/04, 1976 (прототип) . (54) (57) 1. МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ

БЛОКОВ, содержащее в каждом канале элемент памяти, соединенный вькодом с входом индикатора, первым входом— с выходом схемы сравнения, первый вход которой подключен к выходу узла обнару жения входа, первые входы узлов обнаруженйя входа каналов соединены с вторыми,входами элементов памяти каналов, о тлич ающееся тем,что,с целью Повышения достоверности контроля, в каждый канал введен элемент НЕ, причем в каждом канале второй вход схемы

„„SU„„1038947 А сравнения соедине . с соответствующим входом из группы контролируемых входов устройства и через элемент НЕ с вторым входом узла обнаружения входа, выход которого подключен к соответствукзцему входу-выходу из группы эталонных входов — выходов устройства, вторые входы элементов памяти соединены с входом пуска устройства.

2. Устройство по и. 1, î т л и ч а ющ е е с я тем, что узел обнаружения . входа содержит элемент И-НЕ, триггер, элемент И, элемент НЕ. и эмиттерный повторитель, причем первый информационный вход и asaroä элемента И-НЕ соединены соответственно с вторым входом узла и

4 Ф с первым входом элемента И, входом . щ эмиттерного повторителя и выходом узла, второй информационный вход и управляю- 1фФ щий вход — соответственно с первым жодом и выходом триггера, вторым входом соединенного с выходом элемента И, а второй axод которого через элемент HE подключен к выходу эмиттерного повториТОПЯ. 4Р

СО

47 2 ,диодом из группы контролируемых в опон устройства и через элемент НЕ с вторым . входом узла обнаружения входа, выход которого подюпочен K соответствукзцему

: входу- вькоду из группы эталонных вхоI дов-вькодов устройства, вторые входы элементов памяти соединены с клодом пуска ус тройства.

Узел обнаружения ъхода содержит элемент И-НЕ, триггер, элемент И, элемент НЕ и эмиттерный повторитепь, причем первый информационный вход и выход элемента И-НЕ соединены соответственно с вторым входом узла и с пер. вым входом элемента И, входом эмиттер информационный вход и управляющий вход-: соответственно с первым входом и выхо дом триггера, вторым входом соединен- ° ного с выхода элемента И, второй вход которого через элемент HE подключен к выходу эмиттерного повтоаителя.

На фиг. 1 представлена блок-схема предлагаемого устройства„на фиг. 2— функциональная схема узла обнаружения входа.

Устройство 1 содержит (фиг. 1) ь каналов, каждый из которых включает узел 2 обнаружения входа, схему Э сравнения, элемент 4 памяти, индикатор 5 и элемент

НЕ 6, входы 7 группы контролируемых входов устройства, вход 8 пуска устройства и входы-выходы 9 группы эталонных входов-выходов устройства.

На фиг. 1 показаны также эталонный блок 10 и контролируемое устройство 11, состоящее из М логических блоков 12, пульта 13 автономной работы и кнопки

14 "Пуск".

Каждый узел 2 обнаружения входа состоит из (фиг. 2) трехстабипьного элемента И-HE 15, триггера 16, элементов И

17 и НЕ 18 и эмиттерного повторителя

19, включающего транзистор 20 и резис. тор 21. На фиг. 2 показан также второй вход 22 узла.

Количество каналов устройства 1 определяется числом контактов проверяемого блока 12.

Входы и вькоды контролируемого 12 и эталонного 10 блоков определяются автоматически в начальный момент работы устройства 1 и до конца проверки блока не меняются.

Узел 2 обнаружения входа предназначен для обнаружения входов только по эталонному блоку 10, так как контакты

- блока 10 электрически не соединены с контBKrBMH других блоков устройс.тва 11.

1 10389

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля и обнаружения неисправностей логических блоков.

Известно устройство gJIB указания неис- 5 правности в дублированных дискретных автоматах, содержащее дублированные блоки автоматов, схемы сравнения, элементы И и ИЛИ 1 j ..

Недостатком указанного устройства 1О являются ограниченные функциональные в озможн ос ти, Наиболее близким к предлагаемому является устройство для контроля логических блоков UBM, содержащее генератор, импульсов, счетчик, контролируемый и ного повторителя и выходом узла, второй эталонный блоки, схемы сравнения, элементы памяти, индикаторы, блоки обнаружений входов и блок управления, в состав которого входят кнопка Пуск и формирователь запу" ка.

B этом устройстве обнаружение дефектов осуществляется методом воздействия комбинаций сигналов с выхода счетчике

HB контролируемый и эталонный блоки, с последующим сравнением их выходных сигналов. Это статический режим проверки блоков, когда на входы блоков подаются высокие или низкие уровни сигнала (или их комбинации), а HB выходах блоков контролируются уровни сигналов 2 1.

ЗО

Однако такой режим проверки обеспечивает только контроль правильности монтажа блока, но не его функционирование, т.е. известное устройство не позволяет проверять блоки в составе прибора (содержаще-З5 го несколько десятков блоков) в динамическом режиме по рабочим временным диаг раммам, что ограничивает функциональные возможности устройства и снижает достоверность контроля блоков. 40

Uemь изобретения - повышение достовер-: ности контроля за счет расширения функцио. напьньк возможностей устройства путем обеспечения проверки и динамическом режи45

Поставленная цель достигается тем, что в многоканальное устройство для контроля логических блоков, содержащее в каждом канале элемент памяти, соединенный выходом с входом индикатора, первым 50 входом — c выходом схемы сравнена, первый вход которой подключен к вькоду узла обнаружения входа, первые входы узлов обнаружения входа каналов соединены с вторымй входами элементов памяти каналов, в каждый канал введен элемент НЕ, причем в каждом канапе второй вход схемы сравнения соединен с соответствующим

3 1038

Контакты контролируемого блока 12 эпек- трически соединены с остальными блоками устройства 11, поэтому определить ,входы и выходы по нему невозможно.

Схема 3 сравнения служит для сравне- 5 ния сигналов, которые поступают с идентичных выходов контролируемого 12 и эталонного 10 блоков. При неисправности контролируемого блока 12 вырабатывает, ся сигнал несравнения,, трактуемый как 10 сигнап неисправности.

Элемент 4 памяти с индикатором 5 осуществляют хранение и отображение контрольной точки с возникшей неисправностью. 15

Элемент НЕ 6 обеспечивает выдачу на входы эталонного блока 10 сигнала той же полярности, что поступает or контролируемого блока 12.

К входам 7 устройства подключается щ контролируемый блок 12, а к входу 8— сигнал включения контроля.

Этапонный блок 10 является дубликатом контролируемого 12 бпока.

Проверяемое устройство 11 является функционально законченным и содержит определенное копи чество логических бпоков 12 и пульт 13 автономной работы, с помощью которого может быть задана любая временная диаграьпла работы уст, ройства 11 при нажатии на кнопку 14

Пуск . е

В исходном состоянии контролируемый блок 12 подключен к входам 7, а эталонный бпок 10 подключен к входам — З5 входам 9 устройства 1, Блоки 12 ycrpoN ства 11 не работают. На вход 8 поступает низкий потенциал, который бпокирует узлы 2. Выходы узлов 2 находятся в состоянии высокого MMrleaRHca, независимо .от того, к входу ипи к выходу блока 10 они подкпючены.

На пульте 13 автономной работы задан режим проверки, но кнопка 14 "Пускне нажата.

Устройство 1 работает спедукзцим образом.

Нажимается кнопка 14 "Пуск". На вход 8 постуцает высокий потенциал, передний фронт которого устанавливает элементы 4 памяти в исходное состояние, обеспечивающее отсутствие, свечения индикаторов 5. Сигнал на входе 8 удерживается в течение всего процесса контро,ля данного блока 12. 55

Каждый узел 2 анализирует потенциал каждой точки эталонного блока 10 и идентифицирует выход или вход блока 10, 947 4 подключенный к данному входу-высоду 9- Еспи последний цодкпючен к.выходу йсокв

i10, то узел 2 переходит в состояние высокого импеданса и не пропускает сигна.лы со своего второго выхода (т.е. от данного выхода контропируемого блока 12) на свой выход. В результате HB схему

3 сравнения данного канала поступают сигналы с выходов контролируемого 12 и эталонного 10 блоков. Если же узап 2 определяет, что к данному входу-выходу подключен вход эталонного бпока 10, что. означает подключение к входу 7 того же канапа, именно входа контролируемого блока 12, то узел 2 переходит в состояние низкого импеданса и повторяет на своем выходе сигнал, присутствующий на данном входе 7. В итоге на схеме 3 сравнения данного канала сравниваются

-сигналы, поступающие на одноименные входы контролируемого 12 и эталонного

10 бпоков.

Контроль осуществляется одновременно по всем выходам контролируемого 12 и эталонного 10 блоков.

Если контролируемый блок 12 оказался исправным (не высветился ни один иэ индикаторов 5), то к устройству 1 подключают другой блок 12, а на место эталонного 10 бпока устанавливается дубликат бпока 12. Последовательность кон-троля других блоков 12 совершенно аналогична вышеописанному и начийается установкой режима работы на пульпе 13 автономной работы и нажатием кнопки

14 "Пуск".

При обнаружении неисправного баоиа

12 он заменяется исправным, а устройся во 11 проверяется.на функционирование.

Узел 2 обнаружения входа работает спедуккцим образом.

Если к входу-выходу 9 подыпочен вход эталонного бпока 10, ro íà ar.oäå-выходе

9 присутствует потенциал, характерный для входа блока (для ТТЛ вЂ” логики порядка 1;3 В). Этот потенциал (1,3 В) поступает. на первый вход элемента И 17 и на вход транзистора 20 эмиттерного повторителя 19. На выходе элемента НЕ

18 появится высокий потенциал, так как на его вход поступил потенциал порядка

0,4 B (за счет падения напряжения на резисторе 21 от 0,7 до 1,0 B). Так как на входы элемента И 17 поступают высокие потенциалы, то на его выходе будет высокий потенциал, который поступает на 3-вход триггера 16.

При нажатии кнопки 14 Пуск по входу

8 на С-вход триггера 16 поступает по10359

S тенциал, который устанавливает триггер

16 в единичное состояние. Высокий потенциал с его выхода поступает на управляюший вход трехстабильного элемента И-HE

15, тем самым разрешая прохождение сигнала с входа 22 через вход-выход

9 на вход аталонного блока 10.

Если к входу-выходу 9 подключен выход эталонного бпока 10, ro иа входе. выходе 9 присутствует потенциал, харак- 10 терный для выхода блока (CQ 4 В или ф2,4 В).

При патенциале < 0,4 В (низкий), алемент И 17 будет закрыт по первому входу и на Я -вход триггера 16 поступит 15 низкий потенциал.

При нажатии кнопки 14 "Пуск., триггер

16 устанавливается в нулевое состояние, т.е. с его выхода на управлякщий вход алемента И-НЕ 15 поступит низкий 20 потенциал, блокирукиций его переход в ниэкоимпедансное состояние. Следовательно, сигналы с- вЬходов эталонного 10

47 Ь и контролируемого 12 блоков с входа 7 входа-выхода 9 поступят на входы схем

3 сравнения.

При поступлении на вход-выход 9 lioтенцнала выхода 7i 2,4 В открывается амиттерный повторитель 19. На вход элемента НЕ 18 поступает высокий потенциал, а на его выходе будет низкий. На

9-вход триггера 16 поступит низкий потенциал. !

При нажатии на кнопку 14 Пуск" ситуация будет аналогичной случаю поступления по входу-выходу 9 потенциала выхоga 40,4 B.

Узел 2 обнаружения входа позволяет передавать входные сигналы контролируемого 12 блока к эталонному 10 той же полярности.

Таким образом, предлагаемое устройство позволяет обеспечить, контропь блоков в динамическом режиме, что и повышает достоверность контроля.

1 038947

1038947

Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР но децам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6231/55

Филиал ППП "Патент, F, Ужгород, ул. Проектная, 4

Составитель В. Вертлиб

Редактор А. Власенко Техред ВЯалекорей Корректор А. Повх