Аналоговое запоминающее устройство

Аналоговое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО по авт. св. № 1003147, отличающееся тем, что, с целью повышения точности устройства , в него введены компаратор и второй сумматор, выход которого соединен с третьим входом блока фор-i мирования адреса, первый вход второго сумматора соединен с выходом компаратора вход которого соединен с первым входом блока вычитания, второй вход второго сумматора соелхинен с вторым входом второго блока памяти.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

0% (И) (Я) С 11 С 27/00. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ABTOPCHO}VIV СВИДЕТЕЛЬСТВУ, (61 . 8603147 (21 ) 3311178/18-24 (22) 26,06.81 (46) 30.08.83. Бюл. Р 32 (72) И.Г. Вагнер, В:M. Сидоров и В.Г. Иахтшнейдер (71) Новосибирский электротехнический институт (53) 681.327.66(088.8) (56) 1. Авторское свидетельство СССР

9 1003147, кл. С 11 С 27/00, 23 ° 03.81 (прототип). (54) (57) АНАЛОГОВОЕ ЗАПОМИНИОЩЕЕ

УСТРОЙСТВО по авт. св. Р 1003147, о т л и ч а ю ц е е с я тем, что, с целью повышения точности устройства, в него введены компаратор и второй сумматор, выход которого соединен с третьим входом блока Формирования адреса, первый вход второго сумматора соединен с выходом компаратора, вход которого соединен с первым входом блока вычитания, второй вход второго сумматора соединен с вторым входом второго блока памяти.

1038967

Изобретение относится к аналогов вычислительной технике и может быть использовано для запоминания в уст.ройствах обработки аналоговой инфор мации, устройствах автоматики, измерительной и вычислительной техники.

По основному авт. св. 9 1003147 известно аналоговое запоминающее устройство, содержащее блок управления, блоки памяти, коммутатор, сумматор, цифро-аналоговый преобразователь блок формирования адреса и блок вычитания, вход которого сое динен с выходом цифро-аналогового . преобразователя и входом сумматора, выход сумматора является выходом устройства, а второй вход подключен к выходу первого блока памяти, выход блока вычитания соединен с входами блока выбора адреса и первого блока памяти, управляющие входы ко.торых подключены к выходам блока управления, выход. коммутатора соединен с входом цифро-аналогового преобразователя, входы коммутатора соединены с выходами второго блока памяти, блока управления и блока формирования адреса, второй вход блока вычитания является входом устройства (1 .

Цель изобретения — повышение точности устройства.

Поставленная цель достигается тем, что в аналоговое запоминающее устройство введены компаратор и второй сумматор, выход которого соединен с третьим входом блока формирования адреса, первый вход второго сумматора соединен с выходом компаратора, вход которого соединен с первым входом блока вычитания, второй вход второго сумматора соединен с вторым входом второго блока памяти

На чертеже приведена функциональная схема предлагаемого устройства.

Устройство содержит блок 1 вы.читания, блок 2, первый блок 3 памяти, коммутатор 4, цифро-аналоговый преобразователь 5, сумматор 6, второй блок 7 памяти, блок 8 управления, компаратор 9, сумматор 10.

Компаратор 9 принимает значение

"0" или "1" на выходе в зависимости от знака входного сигнала. Можно использовать компараторы ИМС 252, 521, 597 или любые другие, отвечающие по порогу срабатывания и быстродей" ствию характеристикам ЗУ.

Одним операндом для сумматора 10 является код, находящийся в блоке 7 памяти, а другим - единица в младшем разряде блока 2. Сумматор 10 может быть выполнен на интегральных схемах

176, 133, 155 серий.

Устройство работает следующим образом.

В режиме записи сигнал поступает на вход устройства и на вход компаой ратора 9. Аналого-.цифровой преобразователь, образованный блоком 1, блоком 2, коммутатором 4 и цифроаналоговым преобразователем 5, дискретизирует входной сигнал. На выходе блока 2 находится цифровой эквивалент преобразований части входнбго сигнала, на выходе цифро-аналогового преобразователя 5 — дискретизированный аналоговый эквивалент. Аналого10 цифровое преобразование по методу поразрядного уравновешивания обеспечивает аналоговый эквивалент по модулю меньше входного сигнала. Поэтому на выходе блока 1 и, соответственно, на входе блока 3 будет положИтельная величина при положительном входном сигнале и. отрицательная при отрицательном, причем по модулю она превышает величину одной дискреты аналого-цифрового преобразования. В случае применения при преобразовании метода последовательного приближения аналоговый эквивалент по модулю всегда больше входного сигнала и знак выходной величины блока 1 вычитания отрицательный при положительном сигнале и положительный при отрицательном.

По окончании преобразования в блоке 2 находится код. На выходе цифро-аналогового преобразователя 5 присутствует аналоговое напряжение, соответствующее этому коду. При положительном входном сигнале код остается неизменным. При отрицательном

З5 входном сигнале код необходимо увеI личить на величину младшего знача:щего разряда. Для этого напряжение с выхода блока 2 поступает на один из входов сумматора 10, на другой

40 вход которого поступает выходное напряжение с компаратора 9. При отрицательном входном напряжении в сумматоре 10 происходит увеличение кода на величину младшего разряда.

Это напряжение поступает на один из входов блока 2. При любом из этих методов входной сигнал блока 3 памяти является двухполярным. Введение компаратора 9 и сумматора 10 позволяет после окончания аналогоцифрового преобразования корректировать код блока 2 и аналоговый эквивалент так, что сигнал на выходе блока 1 вычитания и на входе блока 3 имеет одну полярность независимо от знака входного сигнала. Это достигается тем, что при входном сигнале одной полярности цифровой код остается неизменным, а при сигнале другой полярности код увеличивается

60 на младший значащий Разряд. В этом случае аналоговый эквивалент по модулю больше входного сигнала при одной полярности его и меньше при другой. Сигнал на входе блока 3 па65 мяти имеет одну полярность при любом

1038967

0от ам.нак

= 0 + 0ф-- — — — - ° о 2К

Составитель A. Воронин

Редактор Н. Кешеля ТехредM.ðåðãåëü Корректор С. Шекмар

Заказ 6235/56 Тираж 594 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород,. Ул. Проектная, 4! знаке входного сигнала. Поэтому можно выходной сигнал блока 1 вычитания перед записью в блок 3 памяти усиливать предварительно не в К, а в 2К раэ при неизменном динамическом диапазоне блока памяти. После записи сигнала в блок 3 процесс за,писи заканчивается.

В режиме хранения на блоки 3 и 7 никаких сигналов не подается.В блоке

7 никаких изменений информации не 10 происходит. В блоке 3 под воздействием внешних факторов или процессов происходит некоторое изменение информации.

В режиме считывания под воздейст- 5 вием управляюших сигналов происходит считывание информации из блоков 3 и 7 и сложение ее на сумматоре б. Выходной сигнал сумматора б равен

0Z = Оа 0Ь 4 0 ° 20 где 08 - дискретизированный аналоговый сигнал на выходе цифроаналогового преобразователя 5;

0 y - аналоговый сигнал на выходе блока 1; а0 - сигнал ошибки, определяемый блоком 3.

Причем в блок 3 записывается сигнал

0 2К. В процессе хранения возникает ошибка и при считывании сигнал блока 3. равен 0 2К 0от.цн.вак ° При суммировании. выходной сигнал блока 3 уменьшается в 2К раз. Поэтому

Ub "2К" 0от ан.нак

0К 031

2К

В известном устройстве ошибка, вносимая блоком 3, составляет

0от,цн.ца„/Х, что в два раза больше, чем в предлагаемом.

Таким образом, предлагаемое устойство имеет в два раза большую очность по сравнению с известным за счет введения компаратора и сумматора.