Устройство для приема информации

Устройство для приема информации

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ , содержащее хронизатор, первый выход которого соединен с первым входом первого регистра, первый и второй выходы которого соединены соответственно с объединенными первыми входами первого и второго элементов И и объединенными первыми входами третьего и четвертого элементов И, третий выход - с первым входом пятого элемента И, выходы первого и третьего элементов И соединены соответственно с первым и вторым вхог: дами счетчикаi третий вход которого соединен с вторым выходом хронизатора , третий выход хронизатора соединен с первыми входами сумматора и второго регистра, вторым входом первого регистра и четвертым входом счетчика, выход которого соединен с первым входом блока памяти, выход которого соединен с первыми входа- . ми первого и второго ключей, четвертый и пятый выходы хронизатора сое- , динены соответственно с вторым входом блока памяти и вторым входом второго регистра, первый выход которого соединен с третьим входом блока памяти, четвертый вход которого соединен с входом устройства, второй выход второго регистра соединен с вторыми входами первого, третьего , четвертого и пятого элементов И и через первый элемент НЕ с вторым входом второго элемента И, третий выход второго регистра соединен с третьими входами второго, третьего и пятого элементов И и через второй элемент НЕ - с третьим входом четвертого элемента И, выходы второго, четвертого и пятого элементов И соединены с входами первого элемента Или, выход которого соединен непосредственно с вторым входом первого ключа и через третий элемент НЕ - с вторым входом второго ключа , выход которого соединен с вторым входом сумматора, выход которого соединен с выходом устройства, отличающееся тем, что, с целью повышения быстродействия уст О ройства, в него введены дешифратор, ячейки памяти, регистр сдвига, тре- . Тий ключ, второй, третий, четвертый 0 и пятый элементы ИЛИ, четвертый выход первого регистра соединен с первым входом дешифратора, первые выходы которого через второй элемент ИЛИ соединены с первым входом регистра сдвига, входом хронизатора и первым входом третьего элемента ИЛИ, выход которого соединен с третьим входом второго регистра, вторые выходы дешифратора соединены через четвертый элемент ИЛИ с вторым входом третьего элемента ИЛИ и первым входом пер

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУбЛИК (192 (112 (512 G 08 C 19/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ с

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОбРЕТЕНИЙ И ОТКРЫТИЙ (21) 3432848/18-24 (22) 30,04.82 (46) 15.09.83. Бюл. N 34 (72) В,Г,Иванов (71) Харьковский институт инженеров железнодорожного транспорта им. С.М.Кирова (53) 621 ° 398(088.8) (56) 1. Анализ и синтез сигналов с помощью функций Уолша. - "Зарубежная радиоэлектроника", 1972, 21 5,. с. 23.

2, Авторское свидетельство СССР

N 888171, кл. G 08 С 19/28, 1980 (прототип). (54)(57) ЬСТРОИСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ, содержащее хрониэатор, первый выход которого соединен с первым входом первого регистра, первый и второй выходы которого соединены соответственно с объединенными первыми входами первого и второго элементов И и объединенными первыми входами третьего и четвертого элементов И, третий выход - с первым входом пятого элемента И, выходы первьго и третьего элементов И соединены соответственно с первым и вторым вхо-. дами счетчика, третий вход которого соединен с вторым выходом хрониэатора, третий выход хрониэатора соединен с первыми входами сумматора и второго регистра, вторым входом первого регистра и четвертым входом счетчика, выход которого соединен с первым входом блока памяти, выход которого соединен с первыми входаии перврго и второго ключей, четвертый и пятый выходы хрониэатора сое-,. динены соответственно с вторым вхо- дом блока памяти и вторым входом второго регистра, первый выход которого соединен с третьим входом блока памяти, четвертый вход которого соединен с входом устройства, второй выход второго регистра соединен с вторыми входами первого, третьего, четвертого и пятого элемен° тов И и через первый элемент НЕ с вторым входом второго элемента И, третий выход второго регистра соединен с третьими входами второго, третьего и пятого элементов И и че. рез второй элемент НЕ - с третьим входом четвертого элемента И, выходы второго, четвертого и пятого элементов И соединены с входами первого элемента ИЛИ, выход которого соединен непосредственно с вторым входом первого ключа и через третий элемент

НЕ - с вторым входом второго ключа, выход которого соединен с вторым входом сумматора, выход которого соединен с выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены дешифратор, ячейки памяти, регистр сдвига," тре" тий ключ, второй, третий, четвертый и пятый элементы ИЛИ, четвертый выход первого регистра соединен с первым входом дешифратора, первые выходы которого через второй элемент -ИЛИ соединены с первым входом регистра сдвига, входом хронизатора и первым входом третьего элемента ИЛИ, выход которого соединен с третьим входом второго регистра, вторые выходы дешифратора соединены через четвертый элемент ИЛИ с вторым входом третье" го элемента ИЛИ и первым входом пер1042062 вой ячейки памяти, третьи выходы дешифратора через пятый элемент ИЛИ соединены с третьим входом третьего элемента ИЛИ и первым входом второй ячейки памяти, выход первого ключа соединен с вторым входом регистра сдвига, третий вход которого соединен с третьим выходом хронизатора, выходы ячеек памяти и выход регистра сдвига соединены соответственно с вторым и третьим входами сумматора, выход которого соединен с объИзобретение относится к телеизиеремиям и может быть использовано для восстановления процессов по сжатым данным на приемном конце теле" метрической системы.

Известно устройство восстановле-, ния исходной информации по сжатым данным, когда существенными координатами являются коэффициенты Уд, полученные в результате разложения контролируемого процесса по ор®о-гональным базисным функциям, содержащее генератор ортогональных функций, аналоговые умножители, сопротивления и суммирующий операционный усилитель (1 j.

Недостатком этого устройства является невысокая точность воспроизведения контролируемого параметра за счет того, что система функций Уолша, полученных с генератора, даже при высоких порядках нормированной частоты следования должна. сохранять ортогональность.

Наиболее близким техническим решением к предлагаемому является устройство для приема информации, содержащее блок управления, блок памяти, счетчик, элементы И, регистры, элементы НЕ, элемент ИЛИ, ключи, сумматор, первый вход счетчика подключен к первому выходу блока управления, второй выход которого соединен с первым входом блока памяти, второй вход которого подключен к входу, устройства, выход блока памяти через ключи соединен с входами аналогового сумматора; трети Р выход бпока управления подключен к единенными вторыми входами ячеек п> мяти и первым входом третьего ключа выход и второй вход которого соединены соответственно с .пятым входом блока памяти и шестым выходом хронизатора, седьмой, восьмой, девятый и десятый выходы хронизатора соединены соответственно. с вторым входом дешифратора, третьим входом первого регистра, третьим входом первой ячейки памяти и третьим входом второй ячейки памяти. управляющему входу аналогового сумматора, к второму входу счетчика и к первым входам регистров, вторые. входы которых соединены с четвер5 тыми и пятыми выходами блока управ" ления, выходы счетчика подключены к третьему входу блока памяти четвертый вход которого соединен с первыми выходами второго регистра, второй выход которого через первый элемент НЕ подключен к первому входу первого элемента И и непосредственно к первым входам остальных элементов И, второй выход второго регист<5 ра через второй элемент НЕ соединен с вторым входом второго элемента

И и непосредственно - с вторыми входами первого, третьего и четвертого элементов И, выходы первого, 20 второго и третьего элементов И подключены к входам элемента ИЛИ, выход которого непосредственно через третий элемент НЕ соединен с управляющими входами ключей> первый выход первого регистра подключен к второму входу первого элемента И, второй выход первого регистра соединен с третьими входами второго и четвертого элементов И, третий вы30 ход первого регистра подключен к третьему входу третьего элемента И(2).

Недостатком известного устройства является невысокое быстродействие, так как для восстановления исходной информации требуется большоеъмисло операций типа сложения - вычищу>ания.

Цель изобретения - повышение быстродействия, т.е. сокращение числа операций типа сложения - вычитаз 1042 ния при синтезе исходной информа- ции.

Цель достигается тем, что в устройство для приема информации, содержащее хронизатор, первый выход которого соединен с первым входом первого регистра, первый и второй выходы которого соединены соответ--. ственно с объединенными первыми вхо- дами первого и второго элементов .И 10 и объединенными первыми входами третьего и четвертого элементов И, третий выход. - с первым входом пято-. го элемента И, выходы первого.и третьего элементов И Соединены соответственно с первым и вторым входами счетчика, третий вход которого сое.динен с вторым выходом хронизатора, третий выход хронизатора соединен с первыми входами сумматора и второго регистра, вторым входом первого ре- -: гистра и четвертым входом счетчика, выход которого соединен с первым входом блока памяти, выход которого соединен с первыми входами первого и второго ключей, четвертый и пятый вЫяоды хронизатора соединены соответственно с вторым входом блока памяти и вторым входом второго регистра, первый выход которого соединен с третьим входом блока памяти, четвертый вход которого соединен, с входом устройства, второй выход второго регистра соединен с вторыми входами первого, третьего, четвертого

35 и пятого элементов И и через первыи элемент НЕ с вторым входом второго элемента И, третий выход второго регистра соединен с третьими входами второго, третьего и пятого элементов И и через второй элемент НЕс третьим входом четвертого элемента И, выходы второго, четвертого и пятого элементов И соединены с входа" ми первого элемента ИЛИ, выход кото: 45 рого соединен непосредственно с вторым входом первого. ключа и через тре" тий элемент НЕ " с вторым входом второго ключа, выход которого соединен с вторым входом сумматора,: выход которого соединен с выходом. устройства, введены дешифратор, ячейки йамяти, регистр сдвига, третий ключ, второй, третий, четвертый и пятый элементы ИЛИ, четвертый выход . первого реги тра соединен с первым входом дешифратора, первые выходы которого через второй элемент ИЛИ соединены с первым входом регистра

062

4 сдвига, входом хронизатора и первым входом третьего элемента, ИЛИ, выход которого соединен с третьим входом второго регистра, вторые выходы дешифратора соединены через четвертый элемент ИЛИ с вторым входом третьего элемента ИЛИ и.первым входом первой ячейки памяти, третьи выхо4ы дешифратора через пятый элемент ИЛИ соединены с третьим входом третьего элемента ИЛИ и первым входом втброй ячейки памяти, выход первого ключа соединен с вторым входом регистра сдвига, третий вход которого соединен с третьим выходом хронизатора, выходы ячеек памяти и выход регистра сдвига соединены соответственно с вторым и третьим входами сумматора, выход которого соединен с объединенными вторыми входами ячеек памяти и первым входом третьего ключа, выход и второй вход которого соединены соответственно с пятым входом блока памяти и шестым выходом хронизатора, седьмой, восьмой, девя" тый и десятый выходы хронизатора соединены соответственно с вторым входом дешифратора, третьим входом первого регистра, третьим входом первой ячейки памяти и третьим входом второй ячейки памяти, На .чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит хронизатор

1, блок 2 памяти, счетчик 3; элементы 4 и 5, первый регистр 6, второй регистр 7, элементы 8 и 9, элементы

И 10, 11 и 12,элемент ИЛИ 13, элемент НЕ 14, первый ключ 15, второй ключ 16, сумматор 17, дешифратор

18, элементы ИЛИ 19, 20, 21, и 22, первую ячейку 23 памяти, вторую ячейку 24 памяти, регистр 25 сдвига, третий ключ 26..

Ниже проводятся рассуждения, по-, зволяющие по сравнению с прототипом уменьшить число операций типа сложения — вычитания про восстановле,нии исходной информации, когда существенными координатами являются коэффициенты Хаара. Работа прототи" па основывается на следующем соотношении:

Р (х) *а„+ Е:.(-1) Ь, j, (1) где х=0, Е„, с ...Š— двоичное значение аргумента;

8,Е2...1„ „=) „;Ь,1 - обобщенные коэффициенты Хаара.

1042062

Тогда при каждом m легко выделить| цифры E„,Е ...,,E Для этого нужны только йростейшие логические операции. По значениям m u j можно сформировать адрес ячейки, содержа- 5 щей Ь„, j . Если следующая цифра в двоичной. записи числа х (т.е. Е„„) равна нулю, то Ь, )„, прибавляется к накапливаемой сумме, а если следующая цифра равна единице, то Ь

l0

j. вычисляется

1п ю

Z =Z (-1) Ь,j, в=1,2, п . (2)

tn rn-1 Ф п 1

Начав Z =а, получаем 2 =Р „(х) . о ° о

Заметим,- что me=)og2n, где и число восстанавливаемых отсчетов функции или то же, что число коэффициентов Хаара. В каждом цикле здесь производится одно сложение и несколько логических операций. Поэтому общее

20 число элементарных операций, затрачиваемых на вычисление Рп(х) в одной точке равно 1одг„,a для восстановле ния исходной фуйкции в восьми ее точках потребуется пlog п или 8)og 8=

8 25

24 операций типа сложения - вычитания. Это число операций может быть существенно снижено..

Учитывая (l ) и (2), запишем ряд для восьми точек:

РО (О, 000) =а,„+Ь1 +Ь2 +ЬЗ

Рг (0,010)=а„+Ь -Ь „+Ь

Для выражения 3 запишем промежу- 0 точные суммы в виде а +Ь с и а -Ь =сг (<)

1 11 1 1 11

Тогда выражение (3) можно переписать, как

P P(x)=ac ++t

Р5(Х)= Рф(Х)-2ЬЭЪ . 6(")- 2- 22 "

Р (х) Р (x) 2Ь

2 3

0 1 21 31

Р1(")= Ро(х)-2Ь31

Р2(х) = с1- Ьг1+ Ъ зг

) УХ)= P (х)-2Ь3

Число операций типа сложениявычитания в выражении (6 ) равно двенадцати и следует еще добавить две операции для выражения (4 ) и общее число операций будет равняться четырнадцати.

Режим работы устройства задает хронизатор 1.

С выходов хронизатора 1 в первый

6 и второй 7 регистры заносится двоичное значение х=0,000 и в=0,000.

Элементы И 4 и 5 заблокированы нулевыми значениями двоичного кода с регистра 6 и в счетчик 3 информации не поступает.

На первый вход счетчика 3 с выхода хронизатора l поступает единица и на входы блока памяти 2 поступает значение адреса 001 и 000, по которому считывается коэффициент а„. Элементы И 10, 11 и 12 заблокированы с выходов регистра 7, в котором находится значение 000. Отрицательные сигналы с выходов этих элементов

4 поступают на входы элемента ИЛИ l3.

Низкий сигнал с выхода этого элемента, проинвертированный элементом

HE 14, поступает на управляющий вход ключа 16 и разрешает прохождение коэффициента а на прямой вход сум1 матора 17.

Ключ 15 не сработает, так как на et;o управляющем входе будет отрицательный сигнал с выхода элемента

ИЛИ 13. Сумматор 17 должен быть накапливающего типа. Во второй регистр

7 добавляется единица и его содержимое становится равным 001. Элементы И 4 и. 5 остаются заблокированы и содержимое счетчика;3 равно 001.

Таким образом на входы блока памяти

2 поступает соответственно адрес 001 и 001 и с выхода блока памяти 2 считывается коэффициент Ь„ . Ключ 16 ос. тается открытым, ы считанный коэф° фициент b поступает на прямой вход

11 сумматора 17.. Управляющий вход с вы.

Р (Х)=с +Ь22+ Ъ3

Р (х)-С2 Ьг2

Р (х)-с -Ь +Ь (s ) о ) 1 21 31

Р (x)=c+b

Р (х)=с - Ь +Ь

1. Я1 Зг

55

Значение суммы. в точке с нечетным номером отличается от значения суммы, вычисленной в.предыдущей четной точке, на удвоенное значение коэффициента с индексом максимального значения m. Таким образом, выражение (5 ) окончательно можно записать

104206

7 хода хронизатора 1 поступает на пер- вый вход ячейки 23 памяти, позволяя тем самым запись в нее значения про" межуточной суммы (с =а +Ь „) с выхода, 1 1 1 сумматора 17. Затем хронизатор 1 устанавливает в исходное нулевое сос- . тояние первый 6 и второй 7 регистры, а также сумматор 17. С выхода хронизатора 1 в первый регистр 6 заносится двоичное значение 100, а во второй !О регистр 7 - значение 000. Из блока

2 памяти снова считывается коэффициент а и поступает на прямой вход . сумматора 17. Во второй регистр 7 добавляется единица и из блока 2 !5 памяти считывается коэффициент Ь„„.

Элемент И 10 срабатывает, так как на его входах будут разрешающие сигналы с первого разряда второго регистра 7, с первого выхода первого 20 регистра 6 (старший разряд находится слева) и с выхода элемента HE 8. По" ложительный сигнал с выхода элемента

ИЛИ 13 открывает ключ 15, и коэффи- циент Ь„„ поступает через сдвигающий zs регистр 25 йа инверсный вход сумма" тора 17 . С выхода хронизатора 1 отсутствует управляющий сигнал на дешифратор 18 и элемент ИЛИ 19 оатается заблокирован, тем самым позволяя прохождение информации через регистр 25 сдвига без изменения, т.е. без сдвига влево на один разряд.

Управляющий сигнал с выхода хрониза" тора 1 поступает на -первый вход второй ячейки 24 памяти и позволяет запись в нее значения промежуточной суммы (с =а .;Ь„„) с выхода. сумматора 17. Сйгнал с выхода хрониза.тора l устанавливает в исходное 4О состояние регистры 6 и 7 и сумматор 17. В первый регистр 6 и второй регистр 7 заносится значение х=О,ООО и m0,000. На управляющий вход дешифратора 18 с выхода хронизатора . поступает разрешающий сигнал. На нулевом выходе дешифратора 18 присутствует положительный сигнал, так как значение первого регистра 6 равно 0,000.

:Положительный сигнал с выхода эле-, мента ИЛИ 20 считывает значение промежуточной суммы с1 иэ первой ячей" ки 23 памяти, которое поступает на прямой вход сумматора 17. С выхода элемента ИЛИ 22 положительный сигнал записывает единицу во второй регистр

7. Хронизатор 1 снимает управляю; щий сигнал с выхода, тем самым блоки-. руя работу дешифратора 18, а во второй регистр добавляет единицу и его

I значение становится равным 010. Из блока 2 памяти считывается значение коэффициента Ь „, так как в счетчике 3 находится код 001, а в регистре 2 - код 010. Нетрудно проследить, что сработает ключ 16 и значение поступит на прямой вход сумматора 17.

Временной хронизатор 1 добавляет единицу во второй регистр 7 и из блока 2 памяти считывается коэффициент b3„, который тоже поступает на прямой вход сумматора 17. Таким образом, в.сумматоре 17 находится зка" чение восстанавливаемой функции .в нулевои Toчке (Pî(x) с1+b21+Ь 1) rl равляющий сигнал с выхода хронизатора 1 открывает ключ 26, позволяя тем самым запись значения Р (х) в блок 2 памяти. В,первый регистр 6 добавляется единица. и управляющий сигнал с выхода хронизатора 1 запускает работу дешифратора 18. C дешифратора 18 сигнал появляется на первом

его выходе и через элемент 22 во второй регистр 7 поступает единица и его значение не меняется, т.е. остается равным трем (011). Из блока 2 памяти считывается коэффициент

Ь „, так как срабатывает элемент

И 12, положительный сигнал с выхода элемента ИЛИ 13 открывает ключ 15 и значение коэффициента Ьз„ поступает на регистр 25, на управляющем входе которого присутствует разрешающий сигнал с элемента ИЛИ 19.

В регистре 25 происходит сдвиг числа влево и один разряд, что равносильно умножению его на два, и на инверсный вход сумматора 17 поступает удвоенное значение коэффициента Ь

В сумматоре lj таким образом, находит ся значение функции в .точке Р1(х)

Р (x)-2b . Управляющий сигнал с вы"

О З1 хода хронизатора 1 открывает ключ

26, позволяя запись значения Р„(х) в блок 2 памяти. Сигнал с выхода элемента ИЛИ 19 поступает на вход хронизатора 1, сигнализируя об окончании цикла работы.

Управляющий сигнал с десятого выхода хроиизатора 1 устанавливает регистры 6 и 7 и сумматор 17 в исходное состояние. Затем в первый регистр 6 заносится двоичное значение х2(010), а во второй регистр 71042062

Составитель Н,Бочарова

Техред Ж,Кастелевич

Корректор Л Бокшан

Редактор M.Äûëûí

Заказ 7132/5I Тираж 618 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 значение m000 и процесс обработки полностью повторяется, как было описано-. В конце полного цикла работы в блоке 2 памяти находятся значения восстанавливаемой функции в восьми точках согласно выражению (6) . !

Таким образом, предложенное устройство позволяет сократить число операций типа сложения - вычитания по сравнению с прототипом, что повышает производительность труда и делает более рентабельным вычислительный процесс.