Оперативное запоминающее устройство с самоконтролем

Оперативное запоминающее устройство с самоконтролем

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

1 А (19) (113

3(Я) G 11 С 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) . 3430495/18-24 (22) 27. 04. 82 (46) 15.09.83 Бюл. N 34 (72) П.И.Луговцов и Н,Г.Луговцова (53) 681.327(088.8) (56) 1. Авторское свидетельство СССР

Ю 329578, кл. G 11 С 29/00, 1969.

2. Авторское свидетельство СССР

11 708423, кл. G 11 С 29/00, 1977 (прототип). (54)(57) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее генератор тактовых импульсов, триггеры, регистр адреса, первый счетчик импульсов, группы элементов

И, блок управления, первый блок контроля, группы элементов ИЛИ, первую группу одноразрядных накопителей, первый дешифратор, элементы .индикации, первый элемент И, элемент ИЛИ и генератор одиночных импульсов, выход которого соединен с нулевыми входами первого триггера и регистра адреса, установочным входом первого счетчика импульсов, первым входом блока управления и первым входом элемента.ИЛИ, выход которого подключен к нулевому входу второго триггера, причем выход генератора тактовых импульсов соединен с вторым входом блока управления и первым входом пер вого элемента И, второй вход которого подключен к единичному выходу второго триггера, .э выход — к счетному входу первого г братчика импульсов, выход которого <оединен с входом первого дешифрат1па, нулевой, вы" ход первого тригге;а подключен к третьему входу блока >правления, единичный выход первого триггера соединен с первыми входами элементов И первой и второй групп, четвертым входом блока управления и входом первого элемента индикации, выходы элементов И первой группы подключены к единичным входам регистра адреса, счетный вход которого соединен с первым выходом блока управления, а выходы подключены соответственно к пятому и к шестому входам блока управления, выходы элементов И второй группы соединены с первыми входами элементов ИЛИ первой

:группы, вторые входы которых подключены к второму выходу блока управления, выходы одноразрядных накопителей первой группы соединены с одними из 9 входов первого блока контроля, другие входы .которого подключены соответственно к третьему и к четвертому вы- С ходам блока управления, пятый выход которого соединен с единичным входом второго триггера, нулевой вход и единичный выход третьего триггера подклю чены соответственно к выходу генера. тора одиночных импульсов и к входу второго элемента индикации, первые входы одноразрядных накопителей пер- . вой группы соединены с шестым выходом блока управления, седьмой и вось-мой входы которого являются управляющими входами устройства, адресными и числовыми входами которого являются соответственно вторые входы элементов

И первой и второй групп, а выходы зле- в ментов ИЛИ второй группы являются чис. ловыми выходами устройства, о т л ич а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены второй счетчик импульсов, вторая группа одноразрядных накопите"

1042 лей, второй дешифратор, второй блок контроля, контрольные регистры, группа реГистров адреса, третья, четвертая, пятая и шестая группы .элементов

И,.второй и третий элементы И, третья четвертая, пятая и шестая группы элементов ИЛИ и элемент НЕ, причем нулевые входы первого контрольного регистра соединены с выходами первого блока контроля, единичные входы первого и второго контрольных регистров подключены к выходу генератора одиноч ных импульсов и установочному входу второго счетчика импульсов, счетныи вход которого соединен с выходом переноса первого счетчика импульсов, а выход — с входом второго дешифратора, первые входы и выходы одноразрядных накопителей второй группы подключены соответственно к шестому выходу блока управления и к одним из входов второго блока контроля, другие входы которого соединены соответственно с третьим и с седьмым выходами блока управления, восьмой выход которого подключен к нулевым входам регистров адреса группы, единичные выходы которых соединены с первыми входами элементов И третьей и чет.вертой групп, а одни из единичных входов — соответственно с выходами элементов ИЛИ третьей и четвертой групп, входы которых подключены к выходам одних из элементов И пятой группы, другие единичные входы регистров адреса группы соединены с выходами других элементов И. пятой группы, а нулевые выходы - с входами элементов И шестой группы, первые входы элементов И пятой группы подключены к единичным вы ходам контрольных регистров, .вторые и третьи входы — соответственно к выходам nepaoro и второго дешифраторов.

081 четвертые входы элементов И пятой группы соединены с выходами элементов И шестой группы, вторые входы элементов ИЛИ третьей и четвертой групп подключены соответственно к девятому и к десятому выходам бло ка управления, выходы элементов ИЛИ первой группы соединень1 с вторыми входами элементов И третьей группы, выходы одних из которых подключены к вторым входам одноразрядных накопителей-первой группы, выходы которых соединены с вторыми входами одних из элементов И четвертой группы, выходы других элементов И третьей группы подключены к входам элементов. ИЛИ пятой группы, выходы которых соединены с вторыми входами одноразрядных накопителей второй группы, выходы которых подключены к вторым входам других элементов И четвертой группы, выходы элементов И четвертой группы соединены с входами элементов ИЛИ второй группы, выходы второго блока контроля подключены к одним из входов элементов И шестои .группы, другие входы которых соединены с единичными. выходами регистров адреса группы, а выходы - с нулевыми входами второго контрольного регистра, первый и второй входы второго элемента И подключены соответственно к одному из выходов первого дешифратора и к одному из выходов второго дешифратора, выход второго элемента И соединен с единичным входом первого триггера, вторым входом элемента ИЛИ и первым входом третьего элемента И, выход которого подключен к единичному входу третьего триггера, а второи вход - к выходу элемента НЕ, вход которого соединен с выходом одного из элементов И шестой группы.

Изобретение относится к вычислительной технике и может быть использовано в качестве оперативного запоминающего устройства (ОЗУ) в автоматизированных системах управления, 5 доступ ремонтного персонала к которым затруднен или практически невозможен.

Известно оперативное запоминающее устройство с самоконтролем, которое содержит накопитель, выходы которого подключены к одним входам элементов

ИЛИ, а входы — к адресным формирователям токов выборки,.соединенным с регистром адреса, выход которого подключен к счетным входам счетчика, 1042081 блок контроля, первый вход которого соединен с выходом регистра числа, *: блок формирования контрольного кода, выходы которого подключены к другим входам элементов ИЛИ и входам регист- 5 ра числа, дешифратор, вход которого соединен с выходом счетчика, элементы И, соединенные с регистром адреса, элементами ИЛИ и регистром числа, блок управления и блоки индика- 10 ции (11..

Недостатком этого устройства является низкая точность контроля.

Наиболее близким техническим решением к изобретению является опера- 15 тивное запоминающее устройство с самоконтролем, содержащее накопитель выходы которого подключены к одним входам элементов ИЛИ, а входы - к ад-ресным формирователям токов выборки,. 20 соединенным с регистром адреса, выход которого подключен к счетному входу счетчика, блок контроля, первый вход которого соединен с выходом регистра числа, блок формирования "?5 контрольного кода,,выходы которого подключены к другим входам элементов ИЛИ и входам регистра числа,. де- .. шифратор, вход которого соединен с выходом счетчика, элементы И, соедийеннЫе с регистром адреса, эле-. ментами ИЛИ и регистром числа, блок управления, блоки индикации, генераторы одиночных импульсов, триггеры, дополнительные элементы И и ИЛИ, блок местного управления и дополнительный блок контроля, выход перво" го генератора одиночных импульсов подключен ко входам регистра адреса и счетчика, одним из входов первого, 4 второго и третьего триггеров, одному из выходов дополнительного элемента ИЛИ, другой вход которого соедй нен с выходом второго генератора одиночных импульсов, а выход подключен к одному из входов четверто"

ro триггера, другие входы триггеров соединены соответственно с выходом,. дополнительного элемента И, первым входом дешифратора и первым входом дополнительного элемента И, выходом ..

50 блока контроля, выходы триггеров под -. ключены соответственно ко входам бло" ков индикации, первым входом блока местного управления-, блока управле- .. ния, дополнительного блока контролй и блока формирования контрольного кода, вторым входам блока управления, блока формирования контрольного кода и дополнительного элемента Н и одним из входов элементов И, второй и третий входы блока местного управления соединены соответственно с выходом блока управления и вторым выходом дешифратора, а выход блока местного управления подключен к второму входу блока контроля и третьим входам блока управления и блока формирования контрольного кода, третий вход дополнительного блока контроля. соединен с одним из входов регистра адреса (21.

Однако для известного устройства характерна невозможность автоматического устранения неисправностей, обнаруженных в результате автономного контроля, что .снижает надежностьустройства.

Цель изобретения - повышение надежности устройства.

Поставленная цель достигается тем, что в оперативное запоминающее устройство с самоконтролем, содержащее генератор тактовых импульсов, триггеры, регистр адреса, первый счетчик импульсов, группы элементов

И, блок управления, первый блок контроля, группы элементов ИЛИ, первую группу одноразрядных накопителей, первый дешифратор, элементы индикации, первый элемент И, элемент ИЛИ и генератор одиночных импульсов, выход которого соединен с нулевыми входами первого триггера и регистра адреса, установочным- входом nepsoro счетчика импульсов, первым входом блока управления и первым входом элемента ИЛИ, выход которого подключен нулевому входу второго триггера, причем выход генератора тактовых импуль" сов соединен с вторым входом блока управления и первым входом первого элемента И, второй вход которого подключен к единичному выходу второГо триггера, а выход - к счетному входу первого счетчика импульсов, выход которого соединен с входом первого дешифратора, нулевой выход первого триггера подключен к третьему входу блока управления, единичный выход первого триггера соединен с первыми входами элементов И первой и второй групп, четвертым входом блока управ.ления и входом первого элемента ин дикации, выходы элементов И первой группы подключены к единичным входам регистра адреса, счетный вход которого соединен с. первым выходом блока

1042081 управления, а выходы подключены соответственно к пятому и к шестому входам блока управления, выходы элементов И второй группы соединены с первыми входами элементов ИЛИ первой группы, вторые входы которых подключены к второму выходу блока управления, выходы одноразряэных накопи. телей первой группы соединены с одними из входов первого блока контроля, другие входы которого подключены соответственно к третьему и к четвертому выходам блока управления, пятый выход которого соединен с единичным входом второго триггера, нулевой вход и единичный выход третьеt

ro триггера подключены соответственно к выходу генератора одиночных импульсов и к входу второго элемента индикации, первые входы одноразрядных накопителей первой группы соединены с шестым выходом блока управления, седьмой и восьмой входы которого являются управляющими входами устройства, адресными и числовыми входами которого являются .соответственно вторые входы элементов И первой и второй групп, а выходы элементов ИЛИ второй группы являются числовыми выходами устройства, введены второй счетчик импульсов, вторая группа одноразрядных накопителей, второй дешифратор, второй блок контроля, контрольные регистры, группа регистров адреса, третья, четвертая пятая и шестая группы элементов И, второй и третий элементы И, третья четвертая, пятая и шестая группы элементов ИЛИ и элемент НЕ, причем нулевые входы первого контрольного регистра соединены с выходами первого блока контроля, единичные входы первого и второго контрольных регистров подключены к выходу генератора одиночных импульсов и установоч. ному входу второго счетчика импульсов, счетный вход которого соединен с выходом переноса первого счетчика импульсов, а выход - с входом второго дешифратора,первые входы и выходы одноразрядных накопителей второй

1 группы подключены соответственно к шестому выходу блока управления и к одним из входов второго блока контроля, другие входы которого соеди° иены соответственно с третьим и с седьмым выходами блока управления, восьмой выход которого подключен к нулевым входам регистров адреса группы, единичные выходы которых соединены с первыми входами элементов И третьей и четвертой групп, а одни иэ единичных входов - соответственно с выходами элементов ИЛИ третьей и четвертой групп, входы которых подключены к выходам одних из элементов И пятой группы, другие единичные входы регистров адреса rpyn-.

I0 пы соединены с выходами других элементов И пятой группы, а нулевые выходы - с входами элементов И шестой группы, первые входы элементов И пятой группы подключены к единич15 ным вь1ходам контрольных регистров, вторые и третьи входы - соответственно к выходам первого и второго дешифраторов, четвертые входы элементов И пятой группы соединены с вы20 ходами элементов И шестой группы, вторые входы элементов ИЛИ третьей и четвертой групп подключены соответственно к девятому и к десятому выходам блока управления, выходы элемен25 тов ИЛИ, первой группы соединены с вторыми входами элементов И третьей группы, выходы одних из которых подключены к вторым входам одноразрядных накопителей первой группы, выходы которых соединены с вторыми входами одних иэ элементов И четвертой ,группы, выходы других элементов И третьей группы подключены к входам элементов ИЛИ пятой группы, выходы

35 которых соединены с вторыми входами одноразрядных накопителей второй группы, выходы которых подключены к вторым входам других элементов И четвертой группы, выходы элементов

И четвертой группы соединены с входами элементов ИЛИ второй группы, выходы второго блока контроля подключены к одним иэ входов элементов

И шестой группы, другие входы кото45 рых соединены с единичными выходами регистров адреса группы, а выходы— с нулевыми входами второго контрольного регистра, первый и второй входы второго элемента И подключены соответственно к одному из выходов первого дешифратора и к одному из выходов второго дешифратора, выход второго элемента И соединен с единичным входом первого триггера, вторым входом элемента ИЛИ и первым входом третьего элемента И, выход которого подключен к единичному входу третьего триггера, а второй вход — к выходу элемента НЕ, вход которого < ое7 1042081 8 динен с выходом одного из элементов троль работоспособности ОЗУ, для чего отводится отрезок времени, в

И шестой группы.

На фиг. 1 изображена функциональ- течейие которого в ОЗУ формируется ная схема предложенного устройства; контрольныи тест, производится его на фиг. 2 - Функциональная схема 5 запись, считывание, проверка пра" второго лока контроля; б онтроля на фиг. 3 - . вильности считанной информации и заФункциональная схема блока упрввле-, пись результатов этой проверки в спе ния. циальные регистры. В основу проверки

Устроиство содержит ржит (фиг. l ) гене- работоспособности может быть поло1I о т 1 одиночных импульсов, первый IO жен шахматный к д. ра ор

На втором этапе производ тс и я аврегистр 5 адреса, первыи

5, " 6 и вто- . томатическая коммутация исправных раэой 7 счетчики импульсов, первый 8 рядов накопителей 24 и 25 (фиг.1) в рои счет и второй 9 контрольные регистры, пер- числовой тракт ОЗУ. Для а т ОЗУ. Для автоматичесвую, вторую, тре ь

10, 11 третью 12, чет- 15 кой коммутации отводится отрезок вре" . вертую 13, пятую 14 и шестую 15 груп- . мени, в течение которого производится пы элементов И, блок 16 управления., последовательное включение исправных группу регистров адреса 17, первую .. разрядов накопителей 2 и 25 в чис18, вторую 19, третью 20, четвертую ловой тракт ОЗУ и Формирование сиг21, пятую 22 и шестую 23 группы эле- 20 нала исправности ОЗУ в конце само" ментов ИЛИ, первую 24 и вторую 25 контроля. группы одноразрядных накопителей, Сигнал вызо а игнал вызова автономного контгенератор 26 тактовых импульсов, пер. роля с выхода генератора 1 (напривый 27 и второй 28 блоки контроля, . мер, после подачи на вход ОЗУ питапервый 29, второй 30 и третий 31 эле- 25 ющих напряжений) устанавливает в нуле менты И, первый 32 и второй 33 де- вое состояние триггеры 2-, регистр шифраторы, элемент ИЛИ 34, первый 5, счетчики 6 7

1 счетчики 6 и 7 и в единичное со35 и второй 36 элементы индикации и стояние регистР 9. ни егист ы 8 и 9. Низкий уроэлемент НЕ 37. Устройство также co- . вень сигнала вень сигнала с единичного выхода держит первый 38 и второи 39 управ- зо з г триггера 2 поступает на соответствуюляющие входы, адресные входы 401-40> щие входь э ие вхо ы элементов И 10 и 11 и блоки ет стройство по адресным 401-40< и числовые входы 411- 41я и выходы кируе y p

42 — 42 устройства (где и > 1 - чис- и числовым 411- 4111 входам от внешних ьу ло одноразрядных накопителей первой устроиств-пользова ел группы).

Сигнал вызова автономного контроВторой блок контроля содержит ля устанавливает в нулевое состоя(фиг,2) первую 43 и вторую 44 группы ние счетчики 65 и 66, триггеры элементов НЕ, элемент НЕ 45, груп- и 69 и в единичное состояние тригпы элементов И 46-48, группу эле- гер 70 фиг.3). Сигнал вызова автоментов ИЛИ 49. 40 номного контроля через элемент ИЛИ 74

Устройство содержит также (фиг-.l). блока 16 устанавливает в нулевое сопервый вход 50 и выходы с первого стояние региСтры 17, после чего по по десятый 51-60 блока управления, заднему фронту сигнала вызова автоединичный выход 61 первого триггера, номного контроля на выходе формировыход 62 одного из элементов И шес- 4 вателя 84 блока 16 формируется сигтой группы, выходы 63 и 64 однораз- нал, который переключает в единичное рядных накопителей второи группы. состояние триггер 68 блока Блок управления содержит (фиг.3) вые разряды регистров 17 (через сосчетчики 65-67 импульсов, триггеры ответствующие элементы И 1. Ри

ИЛИ 20). П и

68-73, элементы ИЛИ 74-83, Формиро- " этом открываются соответствующие элеватели 84-87 сигналов, элементы И 88- менты И .12, соединяя через элементы

104 и дешифраторы 105- 112. Устройст- ИЛИ 18 генерирующий контрольный во содержит также выход 113 переноса тест. выход элемента И 88 блока а 16со регистра адреса (фиг. l и 3) .. входами накопителей

" 24.

Устройство работает следующим об- Сигнал высокого уровня с единичразом. ного выхода триггера 68 открывает

Подготовка устройства к работе элемент И 89, соединяя выход генера выполняется в два этапа. На первом тора 26 со счетным входом счетчика этапе производится автономный кон- 65, в результате чего запускаются

1042081

55 счетчик 65, элемент ИЛИ 76, дешифратор 15, выполняющие функцию распределителя импульсов.

Нулевому состоянию счетчика 66 соответствует возбуждение первого выхода дешифратора 106, в результате чего блок 16 формирует команду 3aпись прямого "шахматного" кода", в соответствии с которой производится запись прямого "шахматного" кода в накопители 24 (фиг.1). Запись тяжелого кода начинается с первой ячейки каждого накопителя 24, при этом во все нечетные ячейки накопителей

24 записываются п0", а во все четные ячейки - "1п. Регистр 5 последовательно перебирает все адреса, а блок

16, реагируя на состояние младшего разряда регистра 5, формирует на нулевом выходе триггера 71 (фиг.3) контрольный тест, которь1й через открытый элемент И 88, элементы ИЛИ 18 и элементы И 12 поступает на входы накопителей 24. Запись контрольного теста в накопители 24 производится под действием сигнала, который формируется на выходе триггера 72.

Последовательное переключение регистра 5 в очередное состояние происходит под воздействием сигнала, поступающего с последнего выхода щешифратора 105 через открытый элемент

И 90 на счетный вход регистра 5.

После первого обхода всех адресов регистр 5 снова оказывается в нулевом состоянии, при этом счетчик 66 переключается в очередное состояние сигналом переноса с выхода регистра

5> которому соответствует возбуждение второго выхода дешифратора 106, в результате чего блок 16 формирует команду "Чтение".

Чтение тяжелого кода, записанного при первом обходе адресов, начинается с первой ячейки каждого накопителя

24. Информация с накопителей 24 пос тупает в блок 27, в котором производится поразрядное сравнение считанной с накопителей 24 информации с эталонным сигналом, который формируется на выходе элемента -ИЛИ 77 с учетом состояния младше о разряда регистра 5 и выполняемой команды. Результат контроля после стробирования сигналом с выхода элемента И 91 фиксируется регистром 8.

После вторичного .бхода всех адресов, т.е. после считывания информа; ции из вс х ячеек накопителей 24, 5

45 разряды регистра 8, соответствующие исправным накопителям 24, останутся в единичном состоянии, а разряды, соответствующие неисправным накопителям 24, переключаются в нулевое состояние. Переключение разрядов регистра 8 .в нулевое состояние происходит при наличии хотя бы одного сбоя (ошибки) в считанной информации во. время вторичного обхода всех адресов накопителей 24.

После вторичного обхода адресов регистр 5 оказывается в нулевом состоянии, а счетчик 66 переключается в новое состояние, которому соответствует возбуждение третьего выхода дешифратора )06, в результате чего блок 16 формирует команду "Запись обратного "шахматного" -кода" в накопители 24. Запись этого кода начинается с первой ячейки каждого накопителя 24, при этом во все нечетные ячейки накопителей 24 записываются

"1", а во все четные ячейки -"0".

После. третьего обхода всех адресов регистр 5 снова оказывается в нулевом состоянии, а счетчик 66 переключается в очередное состояние, которому соответствует возбуждение последнего выхода дешифратора 106, в результате чего блок 16 повторно формирует команду "Чтение". Чтение кода, записанного при третьем обходе адресов, начинается с первой ячейки каждого накопителя 24. Информация с накопителей 24 поступает в блок 27 в котором производится поразрядное сравнение считанной с накопителей 24 информации с эталонным сигналом, который формируется на выходе элемента

ИЛИ 77 с учетом состояния младшего разряда регистра 5 и выполняемой команды. Результат контроля после стробирования сигналом с выхода элемента И 91 фиксируется регистром 8.

После четвертого обхода всех адресов, т. е. после считывания информации из всех ячеек накопителей 24, раз ряды регистра 8, соответствующие исправным накопителям 24, остаются в единичном состоянии, а разряды, соответствующие неисправным накопителям 24, переключаются в нулевое состояние.

Таким образом, после двухкратног0 считывания контрольной информации из всех ячеек накопителей 24 в сегистре 8 будет зафиксирован код, 1042081 отражающий данные о исправности накопителей 24.

Boche четвертого обхода всех ад- ресов регистр 5 снова оказывается в нулевом состоянии, при этом счетчик 5

66 тоже переключается в нулевое состояние, которому соответствует воз-. буждение первого выхода дешифратора

106, а очередному состоянию счет- . чика 67 соответствует возбуждение ® второго выхода дешифратора 107. В момент возбуждения второго выхода дешифратора 107 на выходе формирователя

85 формируется сигнал, который через элемент ИЛИ 74 устанавливает в нулевое состояние регистры 17, после чего по заднему фронту этого сигнала на выходе формирователя 86 вырабатывается сигнал, который через соответствующие элементы ИЛИ 21 (фиг.1) пе- 20 реключает в единичное состояние разряды регистра I7. При этом открываются соответствующие элементы И 12, соединяя через элементы ИЛИ 22 и 18, генерирующий контрольный тест выход 25 элемента И 88 (фиг.3) со входами накопителей 25.

Проверка работоспособности накопителей 25 фиг.1) производится аналогично проверке работоспособности накопителей 24 путем последовательной записи в ячейки накопителей 25 прямого "шахматного" кода, считывания контрольной информации, записи обратного "шахматного" кода и повторного

35 считывания контрольной информации.

При этом считанная контрольная информация поступает в блок 28, с выхода которого результат контроля пос ле стробирования сигналом с выхода 40

57 блока 16 фиксируется регистром 9.

После четвертого обхода всех адресов накопителей 25 регистр 5 снова оказывается в нулевом состоянии, при этом счетчик (фиг. 3) переключается

45 в нулевое состояние, а счетчик 67в очередное состояние, которому со6тветствует возбуждение третьего выхода дешифратора 107, в результате чего триггер 68 переключается в нулевое состояние. Низкий уровень сигнала с единичного выхода триггера 68 закрывает элемент И 89, отключая выход генератора 26 (фиг.1 1 от входа блока 16, что приводит к останову распределения импульсов в блоке 16.

В момент возбуждения третьего выхода дешифратора 107 на выходе фор- мирователя 87 формируется сигнал, который устанавливает в нулевое состояние р истры 17 и переключает в единичное состояние триггер 3. Сигнал высокого уровня с единичного вы. хода триггера 3 открывает элемент

И 29, соединяя счетный вход счетчика 6 с выходом генератора 26. Состояние счетчика 6 дешифрируется дешифратором 32. Выход переноса счетчика

6 соединен со счетным входом счетчика 7, состояние которого дешифрируется дешифратором 33. Дешифраторы

32 и 33 служат для опроса состояния разрядов регистров 8 и 9.

Опрос производится циклически в следующей последовательности. В течение первого цикла опрашиваются, первый разряд регистра 8 и все разряды регистра 9. Во втором цикле — второй разряд. регистра 8 и все разряды регистр 9 и т.д. 4исло циклов равно числу разрядов регист-! ра, т.е. числу накопителей 24. Опрос регистров 8 и 9 производится с целью автоматической коммутации исправных накопителей 24 или 25 в числовой тракт ОЗУ.

Опрос начинается с первого разряда регистра 8. Если этот разряд находится в единичном состоянии, с что свидетельствует об исправном состоянии первого из накопителей 24 то на выходе первого из элементов

И 14 появляется сигнал, который устанавливает первый разряд первого из регистров 17 в единичное состояние. При этом открываются первые из элементов И 12 и 13, соединяя вход и выход первого из накопителей 24 соответственно с выходом первого из элементов И 11 и с выходом 42 (через первый иэ элементов ИЛИ 19).

Если, например, первый разряд регистра 8 находится в нулевом состоя. нии,. что свидетельствует о неисправном состоянии первого из накопителей 24; то в результате после; довательного опроса производится поиск любого первого исправного на-1 копителя 29 для замещения им неис-, правного накопителя 24. Пусть, например„ все разряды регистра 9 заисключением последнего находятся в нулевом состоянии, что свидетельствует о неисправном состоянии всех накопителей 25, эа исключ» ием последнего. Тогда при последсвательном опросе разрядов регистра 9 на выходе

14

l042081

13 (К+1) - го из элементов И 14 появляется сигнал, который устанавливает последний разряд первого из регистров 17 в единичное состояние. При этом открываются соответствующие элементы

5 .И 12 и 13, соединяя соответственно вход и выход последнего из накопителей 25 с выходом первого из эле" ментов И 11 (через первый из элемен10 тов ИЛИ 18 и последний из элементов

ИЛИ 22) и с выходом 42 (через первый из элементов ИЛИ 19). После переключения последнего разряда первого из регистров 17 в единичное состоя15 ние на выходе последнего из элементов ИЛИ 23 появляется сигнал, который устанавливает последний разряд регистра 9 в нулевоа состояние.

После заполнения счетчик 6 снова

20 устанавливается е нулевое состояние, счетчик 7 переключается в очередное состояние. Во втором и последующих циклах опрос регистров 8 и 9, а также коммутация исправных иэ накопи

25 телей 24 и 25 в числовой тракт ОЗУ происходит аналогично их опросу е первом цикле. При этом исправные из накопителей 25, включенные вместо неисправных накопителей 24 в предыдущем цикле, в последующих циклах воспринимаются как неисправными, так как в предыдущих циклах происходит переключение соответствующих им разрядов регистра 9 в нулевое состояние. Это обеспечивает в каждом цикле коммутацию в числовой тракт

ОЗУ не только исправного, но также свободного, незанятого из накопителей 25 вместо неисправного из накопителей 24.

После заполнения счетчиков 6 и 7 и возбуждения последних выходов дешифраторов 32 и 33 на выходе элемента И 30 появляется сигнал высокого уровня, который устанавливает в единичное состояние триггер 2 и в нулевое состояние триггер 3 (через элемент ИЛИ 34), Сигнал низкого уровня с единичного выхода триггера 3 закрывает элемент И 29, отключая выход генератора 26 от счетного входа счетчика 6. Сигнал высокого уровня с единичного выхода триггера 2 поступает на соответствующие входы элементов И 10 и 11, что приводит к раэблокировке устройства по адресным и числовым входам. Под воздеиствием сигнала вы-..c кого уровня с единичного выхода ч ои t .ра 2 возбуждается элемент индикации 35., что свидетельствует об окончании режима самоконтроля в ОЗУ. Сигнал высокого уровня с единичного. выхода триггера 2 поступает также на один иэ входов элемента И 93 (фиг. 3), что приводит к разблокировке устройства по входу 39.

Сигнал высокого уровня с. выхода элемента И 30 (фиг.l) поступает на один иэ входов элемента И 31, на второй вход которого поступает сигнал с выхода элемента НЕ 37. При этом, если на выходе элемента НЕ 37 появляется сигнал высокого уровня после появления сигнала высокого уровня на выходе элемента И 30, т.е. после окончания циклического, последовательного опроса всех разрядов регистров 8 и 9, то на выходе элемента И 31 тоже появляется сигнал высокого уровня, который переключает триггер 4 в единичное состояние, е результате чего происходит возбуждение элемента индикации 36, что свидетельствует об исправном состоянии ОЗУ и его готовность к работе с устройствами-пользователями.

Переключение в единичное состояние триггера 4 и возбуждение элемента индикации 36 происходит в любом случае, если суммарное число исправных накопителей 24 и 25 составляет не менее 507,. от общего числа этих накопителей. Следовательно, максимальное число неисправностей, которые устраняются в ОЗУ в режиме самоконтроля, равно п1 11

С=

П! П1-n) где m - общее число накопителей 24 и 25; п — число накопителей 24.

После окончания режима самоконтроля, т.е. после разблокировки по входам 39, 40<- 40П и 411- 4111 запоминающее устройство готово к работе с внешними устройствами.

В режиме записи на входы 38 и

39 поступают соответственно сигналы высокого уровня "Команда" и Обращение", а на входы 40,1- 401> и 411- 4111код адреса и код входного числа.Код адреса записывается в регистр 5. Сиг нал "Обращение" через открытый элемент И 93 фиг.3) переключает в единичное состояние триггер 69, в результате чего открывается элемен-.

И 94, соединяя выход генератора 26 со счетным входом счетчика 65 через

1042081

16 элемент ИЛИ 75. Происходит запуск распределения импульсов в блоке 16, выполняющегося до момента возбуждения последнего выхода дешифратора

105. Сигнал "Команда" через открытый 5 элемент И 95 переключит триггер

73 в единичное состояние, в резуль- "тате чего открывается элемент И 96, соединяя соответствующий выход дешифратора 105 с единичным входом триггера 72 (через элемент ИЛИ 79).

После переключения в единичное сос тояние триггера 72 íà его нулевом выходе появляется низкий уровень сигнала, который разрешает запись вход-.: 15 ного числа в накопители 24 или 25 по,указанному адресу, который хранится в регистре 5. После возбуждения соответствующего выхода дешиф- ратора 105 триггер 72 опять устанав- 20 ливается в нулевое состояние, в результате чего прекращается запись кода в накопители 24 и 25. После возбуждения последнего выхода дешифра" тора 105 триггеры 69 и 73 и счетчик 25

65 устанавливаются в нулевое состоя" ние.. При этом .закрывается элемент

И 94, отключая счетный вход счетчика 65 от выхода (тактового) генера тора 26 (фиг.1).

8 режиме считывания на вход 38 поступает сигнал."Команда" низкого уровня, на 39 - сигнал "Обращение";высокого уровня, на входы 40 - 40якод адреса. Так как сигнал "Команда", имеет низкий уровень, то триггер 73 остается в нулевом состоянии. Поэтому триггер 72 тоже остается в нулевом состоянии, в результате чего из накопителей 24 или 25 происходит считывание информации по адресу, записанному в регистр 5. B остальном уст" . ройство работает аналогичным образом, т.е. происходит в блоке 16 запуск распределения импульсов, форми рование, управляющих сигналов и останов.

Таким образом, введение в оперативное запоминающее устройство с са" моконтролем второй группы одноразряд ных накопителей, двух контрольных регистров, второго блока контроля, втл" рого счетчика, второго дешифратора, групп элементов ИЛИ и групп элементов И с третьей по четвертую, элемента И, элемента НЕ H новых связей, позволяет повысить надежность устройства путем автономного контроля его работоспособности и автоматической коммутации в числовой тракт ОЗУ исправных из одноразрядных накопителей первой и второй групп. . Технико-экономическое преимущество предлагаемого устройства заключается в его более высокой надежности по сравнению с прототипом.

1042081

1042081 ВНИИПИ Заказ 7135/5? Тираж 59É Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная,